本发明专利技术公开了一种Ｈｏｕｇｈ运算的硬件逻辑实现装置，该硬件逻辑实现装置包括Ｎ个串行连接的ｃｏｒｄｉｃ迭代运算单元，其中每一ｃｏｒｄｉｃ迭代运算单元包括：用于寄存输入参数θｉ－１，ｘｉ－１，ｙｉ－１的寄存单元，用于检测θｉ－１的正负属性的检测单元；以及用于基于检测单元的检测结果对θｉ－１、ｘｉ－１、ｙｉ－１分别进行加法或减法运算的多个运算单元。通过上述装置，利用多个ｃｏｒｄｉｃ迭代运算单元来实现Ｈｏｕｇｈ运算，避免了进行三角函数运算，提高了系统的运算速度。
【技术实现步骤摘要】
一种Hough运算的硬件逻辑实现装置
本专利技术涉及一种Hough运算装置，特别涉及一种Hough运算的硬件逻辑实现装置。
技术介绍
条码技术是在计算机技术与信息技术基础上发展起来的一门容编码、印刷、识别、 数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优 点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴 起的“物联网”应用中发挥重大的作用。目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码是由平 行排列的多个“条”和“空”单元组成，条形码信息靠条和空的不同宽度和位置来表达。一 维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息，因 此信息容量及空间利用率较低，并且在条码损坏后即无法识别。二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其 可以在二维方向上表达信息，因此信息容量及空间利用率较低，并具有一定的校验功能。二 维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一 维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式 二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括 Codeone、Aztec、Date MatriX、QR 码等。在现有技术的条码解码过程中往往需要通过Hough运算对条码边界进行搜索，例 如PDF417条码的层边界。如图1所示，Hough运算的基本原理为假设在直角坐标系中存在 一条原点距离为P，方位角为θ的直线，则直线上每一点满足公式P = xcos θ +ysin θ 0 在条码边界搜索过程中，对于每一个采样像素点的图像空间坐标x、y，需要利用不同的θ 离散值通过上述运算公式计算对应的P值。然而，在利用硬件逻辑实现条码解码流程时， 由于Hough运算过程中存在三角函数运算，因此需要占用大量的运算时间及系统资源，甚 至是难以实现。
技术实现思路
为了克服现有技术利用硬件逻辑进行hough运算时需要占用大量的运算时间及 系统资源的技术问题，本专利技术提供了一种Hough运算的硬件逻辑实现装置，其利用多个 cordic迭代运算单元来实现Hough运算，提高了系统的运算速度。本专利技术解决上述技术问题所采用的技术方案是提供一种Hough运算的硬件逻辑 实现装置，该硬件逻辑实现装置包括N个串行连接的cordic迭代运算单元，其中第i个 cordic迭代运算单元包括寄存单元，用于寄存输入参数θ η，Xi^1, Yi^1 ；检测单元，用于检 测θ η的正负属性；第一运算单元，用于基于检测单元的检测结果对θ Η进行加法或减法 运算，以获得输出参数θ i ；第二运算单元，用于基于检测单元的检测结果对进行加法或 减法运算，以获得输出参数Xi ；第三运算单元，用于基于检测单元的检测结果对yg进行加法或减法运算，以获得输出参数其中，i为1至N，以步长1递增，i = 1时，θ ^，X(l及yQ 为输入到硬件逻辑实现装置的用于进行Hough运算的初始参数，i > 1时，θ η，Xi^1及 为前一 cordic迭代运算单元产生的输出参数。根据本专利技术一优选实施例，Xtl及％为用于进行Hough运算的直角坐标，θ ^为进行 用于Hough运算的方位角，第N个cordic迭代运算单元产生的输出参数yN为经Hough运 算获得的原点距离P。根据本专利技术一优选实施例，第一运算单元对θ η进行如下运算当θ η ≤ 0时， θ i = θ i_1+arctan(l/2i_1)，当 θ > 0 时，Qi= θ ^-arctan (l/2i_1)。根据本专利技术一优选实施例，arctand^")存储于查询表内，并通过查询查询表获 得，硬件逻辑实现装置进一步包括用于存储查询表的存储单元。根据本专利技术一优选实施例，第二运算单元对进行如下运算当θ H ≤ ο时，Xi =Xi-^yi-! χ 1/2",当 θ H > ο 时，Xi = XhIh X 1/2"。根据本专利技术一优选实施例，第三运算单元对进行如下运算当θ η ≤ 0时，yi =Yi-!-Xi-! X 1/2",当 θ H > 0 时，yi = Yh+Xh X 1/2"。根据本专利技术一优选实施例，N = 16。根据本专利技术一优选实施例，在时钟控制下依次输入多组初始参数到N个cordic迭 代运算单元的串连结构，其中每一个时钟输入一组初始参数，同时该N个cordic迭代运算 单元在每个时钟内执行一次迭代运算。本专利技术解决上述技术问题所采用的技术方案是提供一种Hough运算的硬件逻辑 实现装置，该硬件逻辑实现装置包括N个串行连接的cordic迭代运算单元，其中第i个 cordic迭代运算单元运行如下运算当θ H 谷氨酸棒杆菌 0 时 当Θ H > 0 时 其中，i为1至N，以步长1递增，i = 1时，θ。，Xq及yQ为输入到硬件逻辑实现装 置的用于进行Hough运算的初始参数，i > 1时，θ η，Xi^1及为前一 cordic迭代运算 单元产生的输出参数。根据本专利技术一优选实施例，Xtl及J0为用于进行Hough运算的直角坐标，θ ^为进行 Hough运算的方位角，第N个cordic迭代运算单元产生的输出参数yN为经Hough运算获得 的原点距离P。根据本专利技术一优选实施例，arctand^")存储于查询表内，并通过查询查询表获 得，硬件逻辑实现装置进一步包括用于存储查询表的存储单元。通过上述装置，利用多个cordic迭代运算单元来实现Hough运算，避免了进行三 角函数运算，提高了系统的运算速度。附图说明图1是现有技术hough运算原理的示意图；图2是根据本专利技术的Hough运算的硬件逻辑实现装置的示意框图；图3是根据本专利技术的一 cordic迭代单元的示意框图。具体实施方式如图2所示，图2是根据本专利技术的Hough运算的硬件逻辑实现装置的示意框图。 本专利技术提供了一种Hough运算的硬件逻辑实现装置，该硬件逻辑实现装置包括N个cordic迭代运算单元1、2......N，该N个cordic迭代运算单元串行连接。在本实施例中，第1个cordic迭代运算单元1接收输入到该硬件逻辑实现装置的用于进行Hough运算的初始参数 9。，&及％。其中，Xtl及L为用于进行Hough运算的直角坐标，θ ^为进行用于Hough运算的方位角。其他cordic迭代运算单元2......N则接收前一迭代运算单元的输出结果，由此通过迭代方式实现Hough运算P = xcos θ +ysin θ，进而得到原点坐标P。如图3所示，图3是根据本专利技术的第i个cordic迭代单元的示意框图。在本实施 例中，第i个cordic迭代运算单元包括寄存单元101、检测单元102、第一至第三运算单元 103-105，上述装置均由硬件逻辑实现。寄存单元101用于寄存输入参数θ η，Xi^y^。其中，i为1至N，以步长1递增， i = 1时，θ 0，X。及y。为输入到硬件逻辑实现装置的用于进行Hough运算的初始参数。具 体来说，X0及I0为用于进行Hough运算的直角坐标，θ ^为本文档来自技高网...
【技术保护点】
一种Ｈｏｕｇｈ运算的硬件逻辑实现装置，其特征在于，所述硬件逻辑实现装置包括Ｎ个串行连接的ｃｏｒｄｉｃ迭代运算单元，其中第ｉ个ｃｏｒｄｉｃ迭代运算单元包括：寄存单元，用于寄存输入参数θ↓［ｉ－１］，ｘ↓［ｉ－１］，ｙ↓［ｉ－１］；检测单元，用于检测θ↓［ｉ－１］的正负属性；第一运算单元，用于基于所述检测单元的检测结果对θ↓［ｉ－１］进行加法或减法运算，以获得输出参数θ↓［ｉ］；第二运算单元，用于基于所述检测单元的检测结果对ｘ↓［ｉ－１］进行加法或减法运算，以获得输出参数ｘ↓［ｉ］；第三运算单元，用于基于所述检测单元的检测结果对ｙ↓［ｉ－１］进行加法或减法运算，以获得输出参数ｙ↓［ｉ］，其中，ｉ为１至Ｎ，以步长１递增，ｉ＝１时，θ↓［０］，ｘ↓［０］及ｙ↓［０］为输入到所述硬件逻辑实现装置的用于进行Ｈｏｕｇｈ运算的初始参数，ｉ＞１时，θ↓［ｉ－１］，ｘ↓［ｉ－１］及ｙ↓［ｉ－１］为前一ｃｏｒｄｉｃ迭代运算单元产生的输出参数。
【技术特征摘要】
【专利技术属性】
技术研发人员：胡伦育，王贤福，蔡强，陈永长，
申请(专利权)人：福建新大陆电脑股份有限公司，
类型：发明
国别省市：35[中国|福建]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。