基于查找表结构的ＦＰＧＡ可编程逻辑单元的遍历测试方法技术

本发明专利技术属于集成电路技术领域，具体涉及一种基于ＬＵＴ（查找表）结构的ＦＰＧＡ（现场可编程门阵列）器件的ＣＬＢ（可编程逻辑单元）的遍历测试方法。包括：对ＬＵＴ的单点故障的遍历测试，对ＬＵＴ的多点故障的测试，对分布式ＲＡＭ的遍历测试，对触发器的赋初值为０或则为１，置位、复位端电平固定，使能无效等，置位，复位，使能的遍历测试等。本发明专利技术能够完成对ＦＰＧＡ芯片内所有ＣＬＢ的面向制造的测试，可以覆盖ＣＬＢ内部所有的基本逻辑器件、可编程码点、内部互联资源。测试所需要的配置次数、配置难度和测试时间都能得到极大地优化。

【技术实现步骤摘要】

本专利技术属于集成电路
，具体涉及一种FPGA (现场可编程门阵列)中可编 程逻辑单元的遍历测试方法。
技术介绍
FPGA的硬件可编程特性使得它能够极大地减少电子系统的开发风险和开发成本， 缩短上市时间，通过在系统编程、远程在线重构等技术降低维护升级成本，因此在通信、控 制、数值计算等领域得到了广泛的应用。FPGA规模和应用领域的不断扩大也使得对FPGA的遍历测试逐步变得迫切而棘 手。首先，FPGA本身是一个通用器件，需要通过对其编程配置才能实现具体的功能，所以， FPGA的测试也必须是通用的，和应用无关的；其次，即使是同一个系列的FPGA，为了针对不 同的应用需求，不同型号的产品的规模也不一样，所以FPGA的测试需要和FPGA阵列的大小 无关；再次，FPGA更新换代非常快，所以FPGA的测试方法必须具有可重复利用的特性；最 后，FPGA的测试必须遍历到FPGA内部的所有逻辑资源。对FPGA施加一个激励进行测试的时间是很短的，而主要的耗时是编程下载的时 间，通常编程下载的时间会是测试时间的100倍以上。也就是说，对FPGA的测试而言， 评价其优劣的因数除了逻辑覆盖率，主要的就本文档来自技高网...

【技术保护点】
一种基于查找表结构的ＦＰＧＡ可编程逻辑单元的遍历测试方法，其特征在于：对于ＬＵＴ的单点故障的遍历测试，把多个ＬＵＴ组合成一个Ｃｅｌｌ，通过基于同或和异或的配置，使每个Ｃｅｌｌ的输出和输入相同，将一个Ｃｅｌｌ的输出作为下一个Ｃｅｌｌ测试所需要的激励，这样可以使得测试一个Ｃｅｌｌ中的ＬＵＴ所需要的配置次数和测试芯片中所有的ＬＵＴ所需的配置次数一样；每个ＬＵＴ都从００００到１１１１遍历；每４行ＣＬＢ最左边的输入端共用５个输入，输出端把每行ＣＬＢ的４个输出分别接到某行最后一个ＣＬＢ的某个ＬＵＴ的４个输入端上，再把这ＣＬＢ的４个输出和ＩＯ相接；于是，四行就只需要５个输入ＩＯ和４个输出ＩＯ，或者把每四行之...

【技术特征摘要】

【专利技术属性】
技术研发人员：付勇，陈利光，王健，王元，来金梅，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]