一种条码解码芯片制造技术

本发明专利技术提供了一种条码解码芯片，该条码解码芯片包括：用于存储条码图像的数据存储器；至少两个用于对数据存储器内存储的条码图像进行并行处理的条码运算逻辑；以及设置于数据存储器与该至少两个条码运算逻辑之间的选通逻辑门。选通逻辑门使该至少两个条码运算逻辑依次调用数据存储器中的条码图像。通过上述方法，实现了条码图像识别过程的并行，由此提高了条码图像的识别速度。

【技术实现步骤摘要】
一种条码解码芯片
本专利技术涉及一种条码解码芯片，特别涉及一种支持图像并行处理的条码解码芯 片。
技术介绍
条码技术是在计算机技术与信息技术基础上发展起来的一门容编码、印刷、识别、 数据采集和处理于一身的新兴技术。条码技术由于其识别快速、准确、可靠以及成本低等优 点，被广泛应用于商业、图书管理、仓储、邮电、交通和工业控制等领域，并且势必在逐渐兴 起的“物联网”应用中发挥重大的作用。目前被广泛使用的条码包括一维条码及二维条码。一维条码又称线形条码是由平 行排列的多个"条"和"空"单元组成，条形码信息靠条和空的不同宽度和位置来表达。 一维条码只是在一个方向(一般是水平方向)表达信息，而在垂直方向则不表达任何信息， 因此信息容量及空间利用率较低，并且在条码损坏后即无法识别。二维条码是由按一定规律在二维方向上分布的黑白相间的特定几何图形组成，其 可以在二维方向上表达信息，因此信息容量及空间利用率较低，并具有一定的校验功能。二 维条码可以分为堆叠式二维条码和矩阵式二维条码。堆叠式二维条码是由多行短截的一 维条码堆叠而成，代表性的堆叠式二维条码包括PDF417、Code 49、Code 16K等。矩阵式 二维条码是由按预定规则分布于矩阵中的黑、白模块组成，代表性的矩阵式二维条码包括 Codeone、Aztec、Date MatriX、QR 码等。目前，对条码图像的解码过程基本都是采用串行方式进行。例如，在对未知码制的 条码图像进行识别，尤其是一维条码图像，在进行识别的时候，一般将扫描结果存储到一个 存储单元，然后将存储单元中的信息由各种不同码制的识别方法依次识别。在一个码制的 识别方法没有识别完成时，其余码制的识别方法处于空闲。这样，就造成了时间上的浪费， 降低了解码的速度。
技术实现思路
为了解决以上问题，本专利技术提供了一种支持条码图像并行处理的条码解码芯片， 由此提高条码图像的识别速度。本专利技术提供了一种条码解码芯片，该条码解码芯片包括数据存储器，用于存储条 码图像；至少两个条码运算逻辑，用于对数据存储器内存储的条码图像进行并行处理；选 通逻辑门，设置于数据存储器与至少两个条码运算逻辑之间，使至少两个条码运算逻辑依 次调用数据存储器中的条码图像。根据本专利技术一优选实施例，至少两个条码运算逻辑为对应于不同识别规则的识别单元。根据本专利技术一优选实施例，条码解码芯片进一步包括状态机，用于控制至少两个 条码运算逻辑的工作状态。根据本专利技术一优选实施例，状态机进一步控制选通逻辑门选择性连通数据存储器 与对应的条码运算逻辑。根据本专利技术一优选实施例，选通逻辑门包括一输入端口、多个输出端口以及至少 一控制端口，选通逻辑门的输入端口连接数据存储器的输出端口，选通逻辑门的多个输出 端口分别连接对应的条码运算逻辑的输入端口，选通逻辑门的控制端口连接状态机，以在 状态机的控制下选择性连通选通逻辑门的输入端口与选通逻辑门的对应输出端口。 根据本专利技术一优选实施例，当条码图像传输到数据存储器之后，数据存储器发送 状态指令到状态机。根据本专利技术一优选实施例，状态机接收到状态指令后，状态机控制选通逻辑门选 择性接通数据存储器与对应的条码运算逻辑，使对应的条码运算逻辑调用数据存储器中的 条码图像。根据本专利技术一优选实施例，当至少两个条码运算逻辑中的一个条码运算逻辑正确 识别出条码信息时，则对后续条码图像进行识别时，状态机会控制一个条码运算逻辑优先 调用后续条码图像。根据本专利技术一优选实施例，条码图像为数据存储器所存储的条码图像片段。根据本专利技术一优选实施例，每一至少两个条码运算逻辑包括对应于同一条码识别 规则的不同识别步骤的多个处理单元。通过上述方法，实现了条码图像识别过程的并行，由此提高了条码图像的识别速度。附图说明图1为本专利技术第一实施例的示意框图。图2为本专利技术第二实施例的示意框图。图3为本专利技术第三实施例的示意框图。图4为本专利技术第四实施例的示意框图。图5为本专利技术第五实施例的示意框图。图6为实现本专利技术第一至第五实施例的硬件逻辑架构的示意框图。图7为图6所示的硬件逻辑架构中的数据管理系统的示意框图。图8为实现本专利技术第一至第五实施例的软件架构的示意框图。图9为图8所示的软件架构的第一工作状态。图10为图8所示的软件架构的第二工作状态。具体实施方式下面结合附图和实施例对本专利技术进行详细说明。如图1所示，图1是本专利技术第一实施例的条码图像并行处理架构的示意图。在本发 明的第一实施例中，条码解码装置100中设置至少两个处理单元101、102。处理单元101、 102是对应于不同码制的识别单元，即处理单元101、102可分别利用不同码制的识别规则 进行条码识别。例如，处理单元101为一维条码识别单元，而处理单元102为PDF417条码 识别单元。此外，条码解码装置100还可以进一步设置多个处理单元，以分别对应于其他码制的条码识别过程，例如Code 49条码、Code 16K条码、Supercode条码等。在本专利技术的第一实施例中，当条码图像输入到条码解码装置100后，处理单元101、102分别利用针对不同码制的识别规则对该条码图像进行并行解码。例如，由处理单元 101,102分别利用一维条码识别规则和PDF417条码识别规则同时对该条码图像进行识别。 如果输入的条码图像为PDF417条码图像，则由处理单元102输出正确的识别结果。在优选 实施例中，如果处理单元102已输出正确的识别结果，而处理单元101仍在执行识别动作， 则停止处理单元101的识别动作。通过上述方法，利用多个处理单元分别以不同的识别规则对同一条码图像进行并 行识别，由此提高了条码图像的识别速度。如图2所示，图2是本专利技术第二实施例的条码图像并行处理架构的示意图。在本 实施例中，在摄像头(未图示)拍摄到条码图像且进行适当预处理后，需要将条码图像传输 到条码解码装置200的数据存储器201。在现有技术中，需等待条码图像全部传输到数据存 储器201后才进行条码识别。然而，考虑到数据存储器201中存储的条码图像的图像片段 达到一定程度后即可进行全部或部分条码识别过程，因此在本实施例中条码图像的传输过 程与识别过程并行进行。具体来说，对于一维条码而言，由于一维条码只在水平方向表达信息，而在垂直方 向则不表达任何信息，因此实际上只需获得一定高度的水平条码图像片段即可对一维条码 进行识别。对于二维条码而言，同样在获得足够大小的条码片段后即可进行部分条码识别 过程，例如边界搜索等。因此，在本实施例中，在条码图像向条码解码装置200的数据存储器201的传输过 程中，判断已传输的条码图像片段是否满足识别条件。所谓的识别条件可以是数据存储器 201已接收的条码图像片段是否达到预定的像素行或/和列数量，并且可根据不同码制设 定不同标准。当处理单元202判断出数据存储器201已接收的条码图像片段满足识别条件 时，便开始对已接收的条码图像片段进行识别。在处理单元202对已接收的条码图像片段 进行识别的过程中，条码图像继续向数据存储器传输并形成新的条码片段。当处理单元202 完成条码图像片段的识别后，处理单元202会进行等待，直到数据存储器201所接收的新的 条码图像片段满足下一次识别的条件。处理单元202在判断数据存储器201接收的条码本文档来自技高网...

【技术保护点】
一种条码解码芯片，其特征在于：所述条码解码芯片包括：数据存储器，用于存储条码图像；至少两个条码运算逻辑，用于对所述数据存储器内存储的所述条码图像进行并行处理；选通逻辑门，设置于所述数据存储器与所述至少两个条码运算逻辑之间，使所述至少两个条码运算逻辑依次调用所述数据存储器中的所述条码图像。

【技术特征摘要】

【专利技术属性】
技术研发人员：王贤福，陈再辉，吴志宇，
申请(专利权)人：福建新大陆电脑股份有限公司，
类型：发明
国别省市：35[中国|福建]