System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 一种芯片设计中模块层次调整的方法、设备及介质技术_技高网

一种芯片设计中模块层次调整的方法、设备及介质技术

技术编号:39995428 阅读:4 留言:0更新日期:2024-01-09 02:43
本发明专利技术公开了一种芯片设计中模块层次调整的方法、设备及介质,属于电子设计自动化EDA设计技术领域,包括,基于现有模块设计文件中模块层次的树形结构,建立相应的数据关系模型;将数据关系模型映射为数据关系模型实例,构建连接关系和约束关系;进行模块层次调整,感知调整后树形结构的变化,以及数据关系模型实例的变化;基于调整后的树形结构、以及数据关系模型实例,重构调整后的连接关系和约束关系;生成调整后的模块设计文件。本发明专利技术的芯片设计中模块层次调整的方法,仅需指定待调整的模块以及需进行的调整操作,无须直接改动相关设计文件。

【技术实现步骤摘要】

本专利技术涉及电子设计自动化eda设计领域,且特别是有关于一种芯片设计中模块层次调整的方法、设备及介质


技术介绍

1、功耗、性能和面积是芯片的重要指标,也与芯片的架构设计有着密切的关联,随着集成电路行业的发展,soc(系统级芯片)变得越来越复杂,低功耗与高集成度是芯片研发设计的普遍要求。在大型soc的研发中,通常采用自顶向下的芯片设计流程,在项目前期由芯片架构师先行分析和划分好模块功能和结构层次,前端工程师完成rtl代码开发后,根据后端的验证结果,再次返回前端进行局部的功能或架构调整。对于历史芯片项目的迭代开发,也通常会涉及芯片架构方面的调整和功耗设计的优化,在反复的调整及验证中逐步达到最优化的设计结果。

2、对于功能复杂的大型soc,代码量庞大,模块数量多且层次结构复杂。大型项目研发周期漫长,通常由百十人的工程师团队分工协同开发,进行层次化调整的工程师也难以知晓其改动模块所涉及到的所有信号间的连接细节。以传统人工修改代码的方式进行模块的层次调整,非图形化的界面没有直观的效果展示;而且直接修改代码不仅工作量庞大,也难以保证改动前后信号连接关系的一致,会造成电路逻辑的错误;对信号、线网的命名同样难以统一管理,容易影响代码风格的规范和降低可读性。人工调整层次除去修改模块代码的工作量之外,后续仍需要大量的人力和时间去验证改动前后的rtl代码功能一致性,也需要相应的前后端工程师去维护sdc文件和low power文件的对应更新。总之,传统的模块层次调整方式,对项目管理而言,不仅人力及时间成本高,也是质量风险较高的一项流程。


技术实现思路

1、本专利技术旨在提供一种更加高效的调整芯片设计中模块层次的调整方法。

2、为达到上述目的,本专利技术技术方案是:

3、一种芯片设计中模块层次调整的方法,包括,步骤s1,基于现有模块设计文件中模块层次的树形结构,建立相应的数据关系模型;步骤s2,将数据关系模型映射为数据关系模型实例,构建连接关系和约束关系;步骤s3,进行模块层次调整,感知调整后树形结构的变化,以及数据关系模型实例的变化;步骤s4,基于调整后的树形结构、以及数据关系模型实例,重构调整后的连接关系和约束关系;步骤s5,生成调整后的模块设计文件。

4、本专利技术的一优选实施例中,“建立相应的数据关系模型”包括,将所述模块设计文件的代码中的模块、实例、信号、信号连接关系、设计约束抽象化描述为编程语言中的数据类。

5、所述设计约束包括但不限于,电源域约束、以及时钟域约束。

6、本专利技术的一优选实施例中,所述模块包括顶层模块与子模块,所述模块层次调整包括,对子模块进行包裹、子模块上移、以及子模块下移。

7、本专利技术的一优选实施例中,所述层次调整包括对单层或多层层次结构进行调整。

8、本专利技术的一优选实施例中,模块间的层次结构和信号间的连接情况以图形化界面进行操作。

9、本专利技术的一优选实施例中,模块间的层次结构和信号间的连接情况以命令行进行操作。

10、一种电子设计eda工具,上述芯片设计中模块层次调整的方法。

11、一种eda设备,所述eda设备包括存储器和处理器;其中,所述存储器,用于存储能够在所述处理器上运行的可执行指令;所述处理器,用于在运行所述可执行指令时,执行上述芯片设计中模块层次调整的方法。

12、一种计算机存储介质,所述计算机存储介质存储有计算机程序,所述计算机程序被eda设备执行时实现上述芯片设计中模块层次调整的方法。

13、有益效果,本专利技术的芯片设计中模块层次调整的方法、设备及介质,工程师仅需指定待调整的模块以及需进行的调整操作,无须直接改动相关设计文件,可以快速获得模块层次调整后的verilog hdl代码以及sdc、low power文件,并且直观展示调整前后的效果。

14、为让专利技术的上述特征和优点能更明显易懂,下文特举实施例,并配合所附图式作详细说明如下。

本文档来自技高网...

【技术保护点】

1.一种芯片设计中模块层次调整的方法,其特征在于,包括,

2.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,“建立相应的数据关系模型”包括,将所述模块设计文件的代码中的模块、实例、信号、信号连接关系、设计约束抽象化描述为编程语言中的数据类。

3.如权利要求2所述一种芯片设计中模块层次调整的方法,其特征在于,所述设计约束包括,电源域约束、以及时钟域约束。

4.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,所述模块包括顶层模块与子模块,所述模块层次调整包括,对子模块进行包裹、解除包裹,子模块上移、以及子模块下移。

5.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,所述层次调整包括对单层或多层层次结构进行调整。

6.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,模块间的层次结构和信号间的连接情况以图形化界面进行操作。

7.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,模块间的层次结构和信号间的连接情况以命令行进行操作。

8.一种电子设计EDA工具,其特征在于,包括如权利要求1-7中任一项所述的芯片设计中模块层次调整的方法。

9.一种EDA设备,其特征在于,所述EDA设备包括存储器和处理器;其中,

10.一种计算机存储介质,其特征在于,所述计算机存储介质存储有计算机程序,所述计算机程序被EDA设备执行时实现如权利要求1-7中任一项所述的芯片设计中模块层次调整的方法。

...

【技术特征摘要】

1.一种芯片设计中模块层次调整的方法,其特征在于,包括,

2.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,“建立相应的数据关系模型”包括,将所述模块设计文件的代码中的模块、实例、信号、信号连接关系、设计约束抽象化描述为编程语言中的数据类。

3.如权利要求2所述一种芯片设计中模块层次调整的方法,其特征在于,所述设计约束包括,电源域约束、以及时钟域约束。

4.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,所述模块包括顶层模块与子模块,所述模块层次调整包括,对子模块进行包裹、解除包裹,子模块上移、以及子模块下移。

5.如权利要求1所述一种芯片设计中模块层次调整的方法,其特征在于,所述层次调整包括对单...

【专利技术属性】
技术研发人员:李勇姚欣陈曦
申请(专利权)人:深圳华芯盛软件科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1