System.ArgumentOutOfRangeException: 索引和长度必须引用该字符串内的位置。 参数名: length 在 System.String.Substring(Int32 startIndex, Int32 length) 在 zhuanliShow.Bind() 阵列基板、阵列基板制备方法及显示面板技术_技高网

阵列基板、阵列基板制备方法及显示面板技术

技术编号:39947159 阅读:8 留言:0更新日期:2024-01-08 23:01
本申请公开了一种阵列基板、阵列基板制备方法及显示面板,阵列基板,包括:基板;半导体层,设于基板一侧,半导体层具有沟道区、位于沟道区外侧的轻掺杂区以及位于轻掺杂区外侧的重掺杂区;栅极层,设于半导体层背离基板一侧;遮蔽层,设于半导体层和栅极层之间,遮蔽层包括相连的主体部和延伸部,在沿平行基板所在平面的方向上,延伸部向远离主体部的方向延伸预定距离,主体部在基板上的正投影位于栅极层在基板上的正投影内,延伸部在半导体层上的正投影位于轻掺杂区内。只需一次离子掺杂注入即可形成半导体层的轻掺杂区和重掺杂区,工艺简单,且成本低。

【技术实现步骤摘要】

本申请属于电子产品,尤其涉及一种阵列基板、阵列基板制备方法及显示面板


技术介绍

1、目前,阵列基板中的tft(thin film transistor,薄膜晶体管)是液晶显示面板以及有源矩阵驱动式有机电致发光显示面板中的主要开关元件,其性能的好坏直接关系到显示面板的发展方向。

2、但现有阵列基板的结构限制,阵列基板制备工艺复杂,成本高。

3、因此,亟需一种新的阵列基板、阵列基板制备方法及显示面板。


技术实现思路

1、本申请实施例提供了一种阵列基板、阵列基板制备方法及显示面板,本申请只需一次离子掺杂注入即可形成半导体层的轻掺杂区和重掺杂区,工艺简单,成本低,金属单质,金属单质便于大面积镀膜成型,而且栅极层、遮蔽层的成分均一,没有变化,制备工艺更加简单且效果更佳。

2、本申请实施例一方面提供了一种阵列基板,包括:基板;半导体层,设于所述基板一侧,所述半导体层具有沟道区、位于所述沟道区外侧的轻掺杂区以及位于所述轻掺杂区外侧的重掺杂区;栅极层,设于所述半导体层背离所述基板一侧;遮蔽层,设于所述半导体层和所述栅极层之间,所述遮蔽层包括相连的主体部和延伸部,在沿平行所述基板所在平面的方向上,所述延伸部向远离所述主体部的方向延伸预定距离,所述主体部在所述基板上的正投影位于所述栅极层在所述基板上的正投影内,所述延伸部在所述半导体层上的正投影位于所述轻掺杂区内。

3、根据本申请的一个方面,所述栅极层、所述遮蔽层均包括金属单质;所述栅极层包括第一金属单质,所述遮蔽层包括第二金属单质,所述第一金属单质的刻蚀速率大于所述第二金属单质的刻蚀速率;优选的,所述第一金属单质包括钨金属,所述第二金属单质包括钼金属;优选的,所述第一金属单质包括钼金属,所述第二金属单质包括铝金属;优选的,所述第一金属单质包括钼金属,所述第二金属单质包括钛金属;优选的,所述栅极层、所述遮蔽层的材料相同。

4、根据本申请的一个方面,在沿垂直于所述基板所在平面的方向上,所述栅极层的厚度大于所述遮蔽层的厚度;优选的,在沿垂直于所述基板所在平面的方向上,所述栅极层的厚度范围为100nm~300nm,所述遮蔽层的厚度范围为5nm~10nm。

5、根据本申请的一个方面,还包括设于所述半导体层背离所述基板一侧的第一绝缘层,在沿远离所述基板的方向上,所述遮蔽层、所述栅极层层叠设于所述第一绝缘层背离所述基板一侧表面。

6、根据本申请的一个方面,在沿平行所述基板所在平面的方向上,所述延伸部向远离所述主体部的方向延伸的所述预定距离为5nm~300nm。

7、根据本申请的一个方面,还包括设于所述栅极层背离所述基板一侧的源极层和漏极层,所述源极层和所述漏极层分别通过过孔和所述重掺杂区的所述半导体层电连接。

8、本专利技术另一方面还提供了一种阵列基板制备方法,包括以下步骤:提供基板;在所述基板一侧形成半导体材料层;在所述半导体材料层背离所述基板一侧形成遮蔽层和栅极层,所述遮蔽层包括相连的主体部和延伸部,在沿平行所述基板所在平面的方向上,所述延伸部向远离所述主体部的方向延伸预定距离,所述主体部在所述基板上的正投影位于所述栅极层在所述基板上的正投影内;以所述遮蔽层为遮挡对所述半导体材料层进行掺杂以形成半导体层,所述半导体层具有沟道区、位于所述沟道区外侧的轻掺杂区以及位于所述轻掺杂区外侧的重掺杂区,所述延伸部在所述半导体层上的正投影位于所述轻掺杂区内。

9、根据本申请的另一个方面,在所述半导体材料层背离所述基板一侧形成遮蔽层和栅极层的步骤中,包括:在所述半导体材料层背离所述基板一侧通过沉积工艺依次形成遮蔽材料层和栅极材料层;对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层;优选的,所述栅极材料层的刻蚀速率大于所述遮蔽材料层的刻蚀速率。

10、根据本申请的另一个方面,在对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层的步骤中,包括:采用湿刻工艺或者干刻工艺一同对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层。

11、本专利技术又一方面还提供了一种显示面板,包括:如上述任一实施例中的阵列基板。

12、与现有技术相比,本申请实施例所提供的阵列基板包括基板、半导体层、栅极层以及遮蔽层,遮蔽层包括相连的主体部和延伸部,在沿平行基板所在平面的方向上,延伸部向远离主体部的方向延伸预定距离,即延伸部相对于栅极层外伸,在制备半导体层时,可以以遮蔽层对掺杂离子进行一定的遮挡,以使得,半导体层中对应于遮蔽层的部分形成掺杂浓度较低的轻掺杂区,而未被遮蔽层所遮挡的部分半导体层对应形成掺杂浓度较高的重掺杂区,相比于现有技术,本申请只需一次离子掺杂注入即可形成半导体层的轻掺杂区和重掺杂区,工艺简单,且成本低。进一步的,本申请实施例中的栅极层、遮蔽层均包括金属单质,金属单质便于大面积镀膜成型,而且栅极层、遮蔽层的成分均一,没有变化,制备工艺更加简单且效果更佳。

本文档来自技高网...

【技术保护点】

1.一种阵列基板,其特征在于,包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述栅极层、所述遮蔽层均包括金属单质;

3.根据权利要求1所述的阵列基板,其特征在于,在沿垂直于所述基板所在平面的方向上,所述栅极层的厚度大于所述遮蔽层的厚度;

4.根据权利要求1所述的阵列基板,其特征在于,还包括设于所述半导体层背离所述基板一侧的第一绝缘层,在沿远离所述基板的方向上,所述遮蔽层、所述栅极层层叠设于所述第一绝缘层背离所述基板一侧表面。

5.根据权利要求1所述的阵列基板,其特征在于,在沿平行所述基板所在平面的方向上,所述延伸部向远离所述主体部的方向延伸的所述预定距离为5nm~300nm。

6.根据权利要求1所述的阵列基板,其特征在于,还包括设于所述栅极层背离所述基板一侧的源极层和漏极层,所述源极层和所述漏极层分别通过过孔和所述重掺杂区的所述半导体层电连接。

7.一种阵列基板制备方法,其特征在于,包括以下步骤:

8.根据权利要求7所述的阵列基板制备方法,其特征在于,在所述半导体材料层背离所述基板一侧形成遮蔽层和栅极层的步骤中,包括:

9.根据权利要求8所述的阵列基板制备方法,其特征在于,在对所述遮蔽材料层和所述栅极材料层进行刻蚀以形成所述遮蔽层和所述栅极层的步骤中,包括:

10.一种显示面板,其特征在于,包括:如权利要求1至6任一项所述的阵列基板。

...

【技术特征摘要】

1.一种阵列基板,其特征在于,包括:

2.根据权利要求1所述的阵列基板,其特征在于,所述栅极层、所述遮蔽层均包括金属单质;

3.根据权利要求1所述的阵列基板,其特征在于,在沿垂直于所述基板所在平面的方向上,所述栅极层的厚度大于所述遮蔽层的厚度;

4.根据权利要求1所述的阵列基板,其特征在于,还包括设于所述半导体层背离所述基板一侧的第一绝缘层,在沿远离所述基板的方向上,所述遮蔽层、所述栅极层层叠设于所述第一绝缘层背离所述基板一侧表面。

5.根据权利要求1所述的阵列基板,其特征在于,在沿平行所述基板所在平面的方向上,所述延伸部向远离所述主体部的方向延伸的所述预定距离为5nm~300n...

【专利技术属性】
技术研发人员:李胜斌许永磊肖志慧
申请(专利权)人:合肥维信诺科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1