一种基于FPGA进行除法操作的方法、装置及其应用制造方法及图纸

技术编号:39947104 阅读:23 留言:0更新日期:2024-01-08 23:00
本发明专利技术公开了一种基于FPGA进行除法操作的方法、装置及其应用。其中,基于FPGA进行除法操作的方法包括:S1、获取二进制表示的被除数和除数,获取的被除数和除数包括符号位、整数部分和小数部分;S2、根据被除数和除数的符号位异或结果得到商的符号位;S3、通过首次运算得到第一数据项,通过设定次数的迭代运算得到每次迭代对应的第二数据项,使得第一数据项与各第二数据项累加不断逼近商值,并在迭代结束将累加值作为商值;S4、结合S2得到的商的符号位和S3得到的商值得到商。本发明专利技术通过多步运算求解商的逼近值,精度高,且迭代次数越多,计算结果越准确。

【技术实现步骤摘要】

本专利技术涉及数据信号处理,具体涉及一种基于fpga进行除法操作的方法、装置及其应用。


技术介绍

1、现场可编程阵列(fpga)是一种广泛应用的可编程器件,采用fpga实现数字信号处理的方法应用越来越广泛,而在数字信号处理中,除法运算在某些控制过程中是必不可少的,fpga除法运算是指在fpga芯片上实现除法运算的过程。现有的fpga除法运算主要分为三类:

2、1、移位相减除法器;该除法器主要算的是商和余数,利用任意一个是十进制整数可以表示为二进制数的形式,根据二进制左右移位相当于对2的乘除的原理,进行移位后进行运算得到正确的商和余数,但是其无法精确的求解出小数点后几位的商;

3、2、倒数乘法代替除法;主要利用a×b=c,则a=c/b=c×(1/b)的特性,提前把1/b算出来,存到ram或者rom中。后续根据b的实时值,查表得到1/b,再与c相乘,便得到a;一般情况下如果b的数值变化范围过大,则1/b的范围也过大,需要大量的存储空间来存储1/b的数值,因此占用的逻辑资源多。

4、3、fpga厂家集成的除法器ip核;该方案直本文档来自技高网...

【技术保护点】

1.一种基于FPGA进行除法操作的方法,其特征在于,包括:

2.根据权利要求1所述的方法,其特征在于,所述设定移位运算包括:

3.根据权利要求2所述的方法,其特征在于,所述每次运算对除数的小数点进行设定移位,结合前一次得到的中间值与被除数的大小得到第二数据项包括:

4.根据权利要求3所述的方法,其特征在于,所述S结合前一次得到的中间值与被除数的大小对对应的数值取正负包括:

5.根据权利要求1所述的方法,其特征在于,所述迭代运算的设定次数根据所述商值的精度要求确定。

6.根据权利要求1所述的方法,其特征在于,所述S3中,所述首次运...

【技术特征摘要】

1.一种基于fpga进行除法操作的方法,其特征在于,包括:

2.根据权利要求1所述的方法,其特征在于,所述设定移位运算包括:

3.根据权利要求2所述的方法,其特征在于,所述每次运算对除数的小数点进行设定移位,结合前一次得到的中间值与被除数的大小得到第二数据项包括:

4.根据权利要求3所述的方法,其特征在于,所述s结合前一次得到的中间值与被除数的大小对对应的数值取正负包括:

5.根据权利要求1所述的方法,其特征在于,所述迭代运算的设定次数根据所述商值的精度要求确定。

6.根据权利要求1所述的方法,其特征在于,所述s3中,所述首次运算根据被除数和除数的整数部分的位宽差得到第一数据项包括:

【专利技术属性】
技术研发人员:熊文海韩志敏
申请(专利权)人:佗道医疗科技有限公司
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1