一种高速总线验证板制造技术

本发明专利技术提供了一种高速总线验证板

【技术实现步骤摘要】
一种高速总线验证板、系统及方法


[0001]本专利技术属于通讯
，具体涉及一种高速总线验证板
、
系统及方法
。

技术介绍

[0002]随着互联网的快速发展，处理器的更新换代也非常快
。
每个处理器在高速总线的表现能力也尤为重要
。
目前处理器的验证工作通常需要开发适配该
CPU
的服务器或者
PC
机，搭配不同种配置进行系统测试
。
但是由于服务器或
PC
机的开发周期长，各种配置验证的时间不一，并且由于产品需求限制，服务器或
PC
机的配置支持存在限制，处理器高速总线的测试和验证工作的时间和验证内容也会因此受限，因此亟需一种灵活的测试系统来解决上述问题
。

技术实现思路

[0003]鉴于上述问题，本申请实施例提供了一种高速总线验证板
、
系统及方法，以便克服上述问题或者至少部分地解决上述问题
。
[0004]本申请实施例第一方面，提供了一种高速总本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种高速总线验证板，其特征在于，包括：基板，所述基板上集成有不同类型的接口插槽；其中，不同类型的接口插槽对应不同类型的辅助设备；所述基板上设置有第一高速连接器；其中，每个接口插槽对应与至少一个第一高速连接器连接，每个所述第一高速连接器的一端与所述接口插槽连接，另一端用于与待测设备连接，以在测试时，所述待测设备的高速传输信号依次经所述第一高速连接器，所述接口插槽传输至所述辅助设备；和
/
或，所述基板上设置有至少一个高速连接芯片，以及与每个高速连接芯片对应的第二高速连接器；其中，所述高速连接芯片的输入端分别与多个接口插槽连接，输出端与所述第二高速连接器的一端连接，所述第二高速连接器的另一端用于与所述待测设备连接，以在测试时，所述待测设备的高速信号依次经所述第二高速连接器
、
所述高速连接芯片及所述接口插槽传输至所述辅助设备
。2.
根据权利要求1所述的高速总线验证板，其特征在于，所述基板上还设置有辅助信号模块；所述辅助信号模块的输入端用于与所述待测设备的辅助信号发生模块连接，输出端分别与每个接口插槽的辅助信号引脚连接；其中，所述辅助信号模块，用于从所述待测设备上获取辅助信号，以验证所述辅助设备功能是否正常
。3.
根据权利要求2所述的高速总线验证板，其特征在于，所述辅助信号模块包括：辅助信号连接器
、
电源单元
、
时钟缓冲器
、I2C
开关单元及边带信号单元；所述辅助信号连接器的一端用于连接所述待测设备，另一端分别连接所述电源单元
、
所述时钟缓冲器
、
所述
I2C
开关单元及所述边带信号单元的一端；所述电源单元
、
所述时钟缓冲器
、
所述
I2C
开关单元及所述边带信号单元的另一端分别连接每个接口插槽上对应的辅助信号引脚
。4.
根据权利要求3所述的高速总线验证板，其特征在于，所述辅助信号模块还包括：状态指示灯，所述状态指示灯与所述边带信号单元连接；其中，所述状态指示灯，用于展示插入在所述接口插槽中的辅助设备的运行状态
。5.
根据权利要求1所述的高速总线验证板，其特征在于，所述接口插槽包括：
OCP
插槽
、PCIE
插槽
、SFF 8639
插槽
...

【专利技术属性】
技术研发人员：付冬颖，张跃文，
申请(专利权)人：苏州元脑智能科技有限公司，
类型：发明
国别省市：