时钟信号切换方法技术

本发明专利技术实施例提供了一种时钟信号切换方法

【技术实现步骤摘要】
时钟信号切换方法、装置、设备及存储介质


[0001]本专利技术涉及计算机
，特别涉及一种时钟信号切换方法
、
装置
、
设备及存储介质
。

技术介绍

[0002]时钟信号
(Clock Signal)
是时序逻辑的基础，用于决定逻辑单元中的状态何时更新，是有固定周期并与运行无关的信号量，在
PCB(Printed Cir cuit Board
，印制电路板
)
上设置的一些芯片中，相连的时钟信号接口类型是不局限于一种的，因此相应时钟信号输入的频率
、
相位
、
占空比一般也是多种类型的
。
[0003]通常情况下，输入的参考时钟信号一般都是需要同源的，即其输入时钟信号采用同一个时钟信号做源头，而时钟信号源头一般是晶振，或是经连接器传输来自其他印制电路板上的时钟信号，然后先接到频率合成器，产生多通道
、
频率可调
、
电平类型可调的时钟信号，然后针对不同时钟信号频率的需求，以及时钟信号同源的要求继续接后续的时钟信号缓冲器或者时钟信号发生器
。
[0004]然而，因为不同应用场景的不同需求，使得芯片在运行时往往需要在不同的应用场景下切换采用不同时钟信号频率
、
不同时钟信号类型
、
不同相位等的时钟信号，现阶段采用的切换方法一般是通过调整硬件链路的方式进行硬件层面的切换，比如通过增加
、
>去除串并联电阻电容，通过转换开关选择不同的时钟信号输入等方式，但是这种方式较为依赖人力手动操作，存在效率低
、
高风险
、
费时费力等问题，而且极有可能因为操作不当损坏印制电路板，造成经济损失
。

技术实现思路

[0005]本专利技术实施例的目的在于提供一种时钟信号切换方法
、
装置
、
设备及存储介质，解决现有的时钟信号切换方法较为依赖人力手动操作，存在效率低
、
高风险
、
费时费力等问题，而且极有可能因为操作不当损坏印制电路板，造成经济损失的问题，具体技术方案如下：
[0006]在本专利技术实施的第一方面，首先提供了一种时钟信号切换方法，其特征在于，应用于可编程逻辑器件，所述方法包括：
[0007]从印制电路板中读取主芯片的状态信息，所述状态信息包括应用场景和
/
或使用条件；
[0008]通过所述应用场景和
/
或使用条件确定所述主芯片当前需要的目标时钟信号类型信息；
[0009]通过所述目标时钟信号类型信息确定关于时钟信号的目标控制程序；
[0010]通过所述目标控制程序控制目标时钟信号完成切换
。
[0011]可选地，所述从印制电路板中读取主芯片的状态信息之前，还包括：
[0012]从所述主芯片中获取关于时钟信号的时钟信号类型信息，所述时钟信号类型信息
是通过应用场景和
/
或使用条件确定的，所述时钟信号类型信息包括频率信息，相位信息和电平类型信息；
[0013]根据所述时钟信号类型信息确定可编程逻辑器件中关于所述时钟信号的控制程序
。
[0014]可选地，所述从印制电路板中读取主芯片的状态信息之前，还包括：
[0015]在检测到服务器上电的情况下，获取所述主芯片和所述可编程逻辑器件的工作模式信息；
[0016]在确定所述主芯片和所述可编程逻辑器件的工作模式正常的情况下，控制所述可编程逻辑器件与所述主芯片通过双向二线制同步串行总线
I2C
信号进行通信
。
[0017]可选地，所述通过所述目标控制程序控制时钟信号切换之后，还包括：
[0018]在检测到完成切换的所述目标时钟信号不适用于所述主芯片的应用场景和
/
或使用条件的情况下，调用联合测试工作组
JTAG
调试串口；
[0019]通过所述
JTAG
调试串口烧录可编程逻辑器件的中关于所述时钟信号的控制程序
。
[0020]可选地，所述在检测到完成切换的所述目标时钟信号不适用于所述主芯片的应用场景和
/
或使用条件的情况下，调用联合测试工作组
JTAG
调试串口，包括：
[0021]获取主芯片的应用场景和
/
或使用条件的时钟信号使用策略；
[0022]通过所述时钟信号使用策略与当前切换的所述目标时钟信号进行比对；
[0023]若比对结果存在差异，则确定切换的所述目标时钟信号不适用于所述主芯片的应用场景和
/
或使用条件，调用联合测试工作组
JTAG
调试串口
。
[0024]可选地，所述通过所述目标控制程序控制目标时钟信号完成切换，包括：
[0025]通过所述目标控制程序发送使能信号至时钟信号发生器；
[0026]通过所述时钟信号发生器控制目标时钟信号完成切换
。
[0027]可选地，所述时钟信号发生器包括时钟信号缓冲器，频率合成器，其中，所述时钟信号缓冲器用于根据第一通道的时钟信号复制出多通道的第一时钟信号，多通道的所述第一时钟信号频率均相同，所述频率合成器用于根据第二通道的时钟信号生成多通道的第二时钟信号，多通道的所述第二时钟信号的频率和电平类型不同，所述使能信号包括启动信号和中断信号，所述目标时钟信号包括已启动的第三时钟信号和未启动的第四时钟信号；
[0028]所述通过所述目标控制程序发送使能信号至时钟信号发生器，包括：
[0029]通过所述目标控制程序发送启动信号和
/
或中断信号至所述时钟信号缓冲器和
/
或所述频率合成器；
[0030]所述通过所述时钟信号发生器控制目标时钟信号完成切换，包括：
[0031]通过所述启动信号控制所述时钟信号缓冲器和
/
或所述频率合成器内的所述第四时钟信号对应的时钟信号进行启动；
[0032]通过所述中断信号控制所述时钟信号缓冲器和
/
或所述频率合成器内的所述第三时钟信号对应的时钟信号中断
。
[0033]在本专利技术实施的第二方面，还提供了一种时钟信号切换装置，应用于可编程逻辑器件，其特征在于，包括：
[0034]读取模块，用于从印制电路板中读取主芯片的状态信息，所述状态信息包括应用场景和
/
或使用条件；
[0035]第一确定模块，用于通过所述应用场景和
/
或使用条件确定所述主芯片当前需要的目标时钟信号类型信息；
[0036]第二确定模块，用于通过所述目标时钟信号类型信息确定关于时钟信号的目标控制程序；
[0037]第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种时钟信号切换方法，其特征在于，应用于可编程逻辑器件，所述方法包括：从印制电路板中读取主芯片的状态信息，所述状态信息包括应用场景和
/
或使用条件；通过所述应用场景和
/
或使用条件确定所述主芯片当前需要的目标时钟信号类型信息；通过所述目标时钟信号类型信息确定关于时钟信号的目标控制程序；通过所述目标控制程序控制目标时钟信号完成切换
。2.
根据权利要求1所述的方法，其特征在于，所述从印制电路板中读取主芯片的状态信息之前，还包括：从所述主芯片中获取关于时钟信号的时钟信号类型信息，所述时钟信号类型信息是通过应用场景和
/
或使用条件确定的，所述时钟信号类型信息包括频率信息，相位信息和电平类型信息；根据所述时钟信号类型信息确定可编程逻辑器件中关于所述时钟信号的控制程序
。3.
根据权利要求1所述的方法，其特征在于，所述从印制电路板中读取主芯片的状态信息之前，还包括：在检测到服务器上电的情况下，获取所述主芯片和所述可编程逻辑器件的工作模式信息；在确定所述主芯片和所述可编程逻辑器件的工作模式正常的情况下，控制所述可编程逻辑器件与所述主芯片通过双向二线制同步串行总线
I2C
信号进行通信
。4.
根据权利要求1所述的方法，其特征在于，所述通过所述目标控制程序控制时钟信号切换之后，还包括：在检测到完成切换的所述目标时钟信号不适用于所述主芯片的应用场景和
/
或使用条件的情况下，调用联合测试工作组
JTAG
调试串口；通过所述
JTAG
调试串口烧录可编程逻辑器件的中关于所述时钟信号的控制程序
。5.
根据权利要求4所述的方法，其特征在于，所述在检测到完成切换的所述目标时钟信号不适用于所述主芯片的应用场景和
/
或使用条件的情况下，调用联合测试工作组
JTAG
调试串口，包括：获取主芯片的应用场景和
/
或使用条件的时钟信号使用策略；通过所述时钟信号使用策略与当前切换的所述目标时钟信号进行比对；若比对结果存在差异，则确定切换的所述目标时钟信号不适用于所述主芯片的应用场景和
/
或使用条件，调用联合测试工作组
JTAG
调试串口

【专利技术属性】
技术研发人员：王龙罡，袁斌，于泉泉，贾生鹏，
申请(专利权)人：苏州元脑智能科技有限公司，
类型：发明
国别省市：