基于国产异构处理器的雷达通信一体化系统及实现方法技术方案

本发明专利技术提供了一种基于国产异构处理器的雷达通信一体化系统及实现方法，包括：将嵌入式

【技术实现步骤摘要】
基于国产异构处理器的雷达通信一体化系统及实现方法


[0001]本专利技术涉及雷达信号处理
，具体地，涉及基于国产异构处理器的雷达通信一体化系统及实现方法
。

技术介绍

[0002]雷达信号处理系统是高度复杂的系统，它是对观测信号进行分析
、
变换
、
综合等处理，抑制杂波
、
干扰等非期望信号，增强有用信号，并获得有用信号的特征参数，最终能够感知目标距离
、
方位
、
速度等信息，最终实现监视
、
火控
、
目标捕获和跟踪等任务
。
[0003]雷达接收数字信号处理主要涉及通过数字卷积
、
数字谱分析以及数字滤波方法实现正交采样
、
动目标检测
、
脉冲压缩
、
数字波束形成
、
恒虚警检测等处理
。
而雷达发送数字信号处理涉及多种输出信号调制包含幅度调制
、
频率调制
、
相位调制
、
时间调制
、
抖动调制等
。
[0004]雷达信号处理系统作为各雷达系统的关键核心部件，它在导弹制导
、
目标跟踪探测
、
电子对抗中发挥着重要作用，尤其在保障提供高命中率
、
低截获率
、
智能化的军事装备担当着核心关键地位
。
[0005]因此，如何将一个整体结构复杂
、
各功能组件独立的雷达信号处理机系统进行综合小型化处理
、
信号处理算法的可重构化
、
降低系统复杂度，提高系统的集成度，从而实现高效
、
实时
、
灵活
、
低成本的雷达系统是急需解决的问题
。
[0006]本专利技术基于某产品国产化设计需求，实现基于国产异构处理器的雷达通信一体化系统
。
[0007]专利文献
CN110086488A(
申请号：
201910249287.4)
公开了英雷达通信一体化共用构建系统架构超外差接收机设计方法，旨在提供一种快速
、
高校的多用途接收整机设计方法
。
该专利通过下述技术方案予以实现：根据超外差体制，首先规划出射频前端系统
、
雷达中频系统
、
通信中频系统
、
电源系统
、
控制系统
、
频率源系统六种共用构建系统；其次针对六种共用架构系统的电路原理，系列化共用构建系统系列产品库；再进行超外差雷达
‑
通信一体接收整机设计，在雷达
‑
通信一体超外差接收寄到设计中，结合技术指标要求，根据已有构建系统产品系列，分别选相应的共用构建系统进行，完成雷达通信一体化接收超外差整机的实现
。
该专利与本专利技术都是涉及雷达通信一体化设计
。
该专利采用射频前端系统
、
雷达中频系统
、
通信中频系统等六种共用构建系统实现雷达
‑
通信一体接收整机，其集成度不够高，其系统较为复杂，信号处理效率不够高
。
而本专利技术采用多片国产
FPGA
结合国产嵌入式
CPU
的异构的雷达通信一体化解决系统，具有较高的集成度，在保证雷达信号处理能力前提下，降低了系统复杂度
、
电路结构更简洁，具有较强的灵活性，更有利于信号处理算法的动态更新
。
[0008]专利文献
CN208239612U(
申请号：
201820686751.7)
公开了一种雷达通信一体化系统
,
包括
:
发射机组件和接收机组件
,
所述发射机组件包括雷达综合显控台
,
通信波形生成系统
,
雷达通信发射开关
,
雷达上变频器
,
雷达功放
,
双工器
,
雷达下变频器
,
雷达信号处理机和雷达波形激励器
,
所述接收机组件包括下变频系统和信号处理系统
。
该专利和本专利技术
都是涉及雷达通信一体化设计；该专利设计的雷达通信一体化系统包括了发射机组件和接收机组件，而发送和接收组件又包括了若干个系统组成，其集成度不够高，其系统较为复杂，信号处理效率不够高
。
而本专利技术采用多片国产
FPGA
结合国产嵌入式
CPU
的异构的雷达通信一体化解决系统，具有较高的集成度，有利于雷达通信一体化
、
综合小型化
、
信号处理算法的可重构化，大幅降低系统复杂度，提高系统的集成度
。

技术实现思路

[0009]针对现有技术中的缺陷，本专利技术的目的是提供一种基于国产异构处理器的雷达通信一体化系统及实现方法
。
[0010]根据本专利技术提供的一种基于国产异构处理器的雷达通信一体化系统，包括：嵌入式
CPU、
主
FPGA
以及从
FPGA
；
[0011]所述嵌入式
CPU
处理器与所述主
FPGA
互联；所述主
FPGA
与多个所述从
FPGA
互联；多个所述从
FPGA
互联
。
[0012]优选地，所述嵌入式
CPU
处理器与主
FPGA
通过
PCIE、QSPI
总线互联；
[0013]所述嵌入式
CPU
处理器与主
FPGA
通过
PCIE
总线互联实现数据交互，包括：归一化
、
建立目标轨迹
、
目标数据存储
、
目标参数显示
、
目标预测和跟踪以及多模雷达信号产生控制的面向用户的应用
。
[0014]优选地，所述主
FPGA
与多个所述从
FPGA
通过高速
GTX
接口
、LVDS
接口以及配置
IO
互联，实现包括同步时钟处理
、
门限判定目标
、
从
FPGA
在线配置
、DMA
传输引擎
、PCIE
接口
、
数据结构化处理的功能
。
[0015]优选地，所述多个所述从
FPGA
之间通过高速
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基于国产异构处理器的雷达通信一体化系统，其特征在于，包括：嵌入式
CPU、
主
FPGA
以及从
FPGA
；所述嵌入式
CPU
处理器与所述主
FPGA
互联；所述主
FPGA
与多个所述从
FPGA
互联；多个所述从
FPGA
互联
。2.
根据权利要求1所述的基于国产异构处理器的雷达通信一体化系统，其特征在于，所述嵌入式
CPU
处理器与主
FPGA
通过
PCIE、QSPI
总线互联；所述嵌入式
CPU
处理器与主
FPGA
通过
PCIE
总线互联实现数据交互，包括：归一化
、
建立目标轨迹
、
目标数据存储
、
目标参数显示
、
目标预测和跟踪以及多模雷达信号产生控制的面向用户的应用
。3.
根据权利要求1所述的基于国产异构处理器的雷达通信一体化系统，其特征在于，所述主
FPGA
与多个所述从
FPGA
通过高速
GTX
接口
、LVDS
接口以及配置
IO
互联，实现包括同步时钟处理
、
门限判定目标
、
从
FPGA
在线配置
、DMA
传输引擎
、PCIE
接口
、
数据结构化处理的功能
。4.
根据权利要求1所述的基于国产异构处理器的雷达通信一体化系统，其特征在于，所述多个所述从
FPGA
之间通过高速
GTX
接口互联，分别实现直流数字中频正交采样
、
复杂信号的脉冲压缩处理以及动目标检测和恒虚警的雷达信号接收处理
。5.
根据权利要求1所述的基于国产异构处理器的雷达通信一体化系统，其特征在于，还包括模数转换电路；所述模数转换电路包括
ADC、DAC
以及信号调理电路，完成中频信号的采集以及中频信号的产生
。6.
一种基于国产异构处理器的雷达通信...

【专利技术属性】
技术研发人员：方明，章阳，陈聪葱，任杰，姬叶华，邹志强，尹家伟，李贺，
申请(专利权)人：华东计算技术研究所中国电子科技集团公司第三十二研究所，
类型：发明
国别省市：