半导体器件结构及其形成方法技术

本公开的各种实施例提供了一种半导体器件结构及其形成方法。在一个实施例中，半导体器件结构包括垂直堆叠在衬底上的多个半导体层、与多个半导体中的每个接触的源极/漏极部件、设置在两个相邻半导体层之间的内部间隔件、围绕多个半导体的每一层的部分的栅电极层、其包括半导体层、设置在半导体层和栅电极层之间的栅极介电层、与栅极介电层的部分接触的栅极间隔件。所述半导体器件结构还包括第一盖层，所述第一盖层包括设置在所述源极/漏极部件和所述栅极间隔件之间并与其接触的第一部分，以及设置在栅极间隔件和所述内部间隔件之间且与其接触的第二部分。之间且与其接触的第二部分。之间且与其接触的第二部分。

【技术实现步骤摘要】
半导体器件结构及其形成方法


[0001]本申请的实施例涉及一种半导体器件结构及其形成方法。

技术介绍

[0002]半导体集成电路(IC)行业经历了指数级增长。IC材料和设计的技术进步已经产生了几代IC，每一代IC都具有比上一代更小、更复杂的电路。在IC发展过程中，功能密度(即，每芯片面积的互连器件的数量)通常有所增加，而几何尺寸(即，可以使用制造工艺创建的最小部件(或线))按比例缩小。这种按比例缩小的过程通常通过提高生产效率和降低相关成本而提供益处。然而，这种按比例缩小带来了新的挑战。例如，已经提出了使用纳米结构沟道的晶体管来改善器件中的载流子迁移率和驱动电流。内部间隔件通常设置在金属栅极和源极/漏极(S/D)结构之间，以保护S/D结构免受在随后的栅极替换过程中可能发生的损坏。尽管内部间隔件的形成通常足以达到其预期目的，但不是在各方面都完全令人满意。

技术实现思路

[0003]根据本申请的实施例的一个方面，提供了一种半导体器件结构，包括：多个半导体层，垂直堆叠在衬底上方；源极/漏极部件，与多个半导体层中的每个接触；内部间隔件，设置在两个相邻的半导体层之间；栅电极层，围绕多个半导体层中的每个的部分；栅极介电层，设置在半导体层和栅电极层之间；栅极间隔件，与栅极介电层的部分接触；以及第一盖层。第一盖层包括：第一部分，设置在源极/漏极部件和栅极间隔件之间并且与源极/漏极部件和栅极间隔件接触；和第二部分，设置在栅极间隔件和内部间隔件之间并且与栅极间隔件和内部间隔件接触。
[0004]根据本申请的实施例的另一个方面，提供了一种半导体器件结构，包括：多个半导体层，垂直堆叠在衬底上方；源极/漏极部件，与多个半导体层中的每个接触；第一栅极介电层，围绕多个半导体层中的每个的部分；第一盖层，设置在源极/漏极部件和第一栅极介电层之间，其中，第一盖层具有与源极/漏极部件接触的第一侧；栅极间隔件，设置在第一栅极介电层和第一盖层的第二侧之间并且与在第一栅极介电层和第一盖层的第二侧接触；以及内部间隔件，设置在第一栅极介电层和第一盖层的第二侧之间并且与第一栅极介电层和第一盖层的第二侧接触。
[0005]根据本申请的实施例的又一个方面，提供了一种形成半导体器件结构的方法，包括：在衬底上方形成半导体层堆叠件，半导体层堆叠件包括交替堆叠的多个第一半导体层和多个第二半导体层；由半导体层堆叠件和衬底形成鳍结构；在鳍结构的部分上方形成牺牲栅极结构和栅极间隔件；去除鳍结构的未由牺牲栅极结构和栅极间隔件覆盖的部分，以暴露衬底的部分；去除第二半导体层的边缘部分以在相邻的第一半导体层之间形成空腔；在第一半导体层和第二半导体层以及栅极间隔件中的每个的暴露表面上形成盖层；在盖层上形成内部间隔件；在牺牲栅极结构和栅极间隔件的相对侧上形成源极/漏极部件，其中，源极/漏极部件与内部间隔件接触；去除牺牲栅极结构和多个第二半导体层以暴露多个第
一半导体层和盖层的部分；去除盖层的部分以暴露内部间隔件的部分；以及形成栅电极层以围绕多个第一半导体层中的至少一个的暴露部分，其中，栅电极层通过盖层与内部间隔件分离。
附图说明
[0006]当结合附图进行阅读时，从以下详细描述可最佳理解本专利技术的各个方面。应该强调，根据工业中的标准实践，各个部件未按比例绘制并且仅用于说明的目的。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。
[0007]图1
‑
图6是根据一些实施例制造半导体器件结构的各个阶段的透视图。
[0008]图7A、图8A、图9A、图10A、图11A、图12A、图13A、图14A、图15A、图16A、图17A和图18A根据一些实施例沿图6的截面A
‑
A截取的制造半导体器件结构的各个阶段的截面侧视图。
[0009]图9A
‑
1、图9A
‑
2和图9A
‑
3是根据一些替代实施例的半导体器件结构的截面侧视图。
[0010]图12A
‑
1、图12A
‑
2是根据一些替代实施例的半导体器件结构的截面侧视图。
[0011]图12A
‑
3是根据一些替代实施例的图12A
‑
1的半导体器件结构的部分的放大图。
[0012]图7B、图8B、图9B、图10B、图11B、图12B、图13B、图14B、图15B、图16B、图17B和图18B是根据一些实施例的沿图6的截面B
‑
B截取的制造半导体器件结构的各个阶段的截面侧视图。
[0013]图7C、图8C、图9C、图10C、图11C、图12C、图13C、图14C、图15C、图16C、图17C和图18C是根据一些实施例的沿图6的截面C
‑
C截取的制造半导体器件结构的各个阶段的截面侧视图。
[0014]图7D、图8D、图9D、图10D、图11D、图12D、图13D、图14D、图15D、图16D、图17D和图18D是根据一些实施例的沿图6的截面D
‑
D截取的制造半导体器件结构的各个阶段的截面侧视图。
[0015]图9D
‑
1、图9D
‑
2和图9D
‑
3是根据一些替代实施例的半导体器件结构的部分的俯视图。
[0016]图11D
‑
1是根据一些替代实施例的半导体器件结构的部分的俯视图。
[0017]图16D
‑
1、图16D
‑
2和图16D
‑
3是根据一些替代实施例的半导体器件结构的部分的俯视图。
[0018]图18D
‑
1、图18D
‑
2和图18D
‑
3是根据一些替代实施例的半导体器件结构的部分的俯视图。
具体实施方式
[0019]以下公开内容提供了许多用于实现本专利技术的不同特征不同的实施例或实例。下面描述了组件和布置的具体实施例或实例以简化本专利技术。当然，这些仅是实例而不旨在限制。例如，在以下描述中，在第二部件上方或者上形成第一部件可以包括第一部件和第二部件直接接触形成的实施例，并且也可以包括在第一部件和第二部件之间可以形成附加的部件，从而使得第一部件和第二部件可以不直接接触的实施例。此外，本专利技术可以在各个示例中重复参考数字和/或字母。该重复是为了简单和清楚的目的，并且其本身不指示讨论的各
个实施例和/或配置之间的关系。
[0020]此外，为了便于描述，本文中可以使用诸如“在
…
下方”、“在
…
下面”、“下部”、“在
…
上面”、“上部”等的间隔关系术语，以描述如图中所示的一个元件或部件与另一元件或部件的关系。除了图中所示的方位外，间隔关系术语旨在包括器件在使用或操作工艺中的不同方位。装置可以以其它方式定位(旋转90度或在其它方位)，并且在本文中使用的间隔关系描述符可以同样地作相应地本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件结构，包括：多个半导体层，垂直堆叠在衬底上方；源极/漏极部件，与所述多个半导体层中的每个接触；内部间隔件，设置在两个相邻的半导体层之间；栅电极层，围绕所述多个半导体层中的每个的部分；栅极介电层，设置在所述半导体层和所述栅电极层之间；栅极间隔件，与所述栅极介电层的部分接触；以及第一盖层，所述第一盖层包括：第一部分，设置在所述源极/漏极部件和所述栅极间隔件之间，并且与所述源极/漏极部件和所述栅极间隔件接触；和第二部分，设置在所述栅极间隔件和所述内部间隔件之间，并且与所述栅极间隔件和所述内部间隔件接触。2.根据权利要求1所述的半导体器件结构，其中，延伸所述第二部分，使得所述第二部分设置在所述栅极介电层和所述内部间隔件之间并且与所述栅极介电层和所述内部间隔件接触。3.根据权利要求2所述的半导体器件结构，其中，所述栅极介电层的部分设置在所述内部间隔件和所述栅电极层之间并且与所述内部间隔件和所述栅电极层接触。4.根据权利要求3所述的半导体器件结构，其中，所述栅极介电层的部分设置在所述栅极间隔件和所述栅电极层之间并且与所述栅极间隔件和所述栅电极层接触。5.根据权利要求1所述的半导体器件结构，其中，所述第一盖层还包括：第三部分，设置在所述内部间隔件和所述栅极介电层之间并且与所述内部间隔件和所述栅极介电层接触。6.根据权利要求5所述的半导体器件结构，其中，所述第一盖层的所述第三部分具有弯曲轮廓。7.根据权利要求1所述的半导体器件结构，其中，所述第一盖层的部分设置在所述内部间隔件和所述半导体层之间并且与所述内部间隔件和所述半导体层接触。8.根据权利要求1所述的半导体器件结构，还包括：接触蚀刻停止层，设置在所述源极/漏极部件上方；和第二盖层，设置在所述栅极间隔件...

【专利技术属性】
技术研发人员：罗伊辰，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：