一种抗ＳＲＡＭ　ＦＰＧＡ器件ＳＥＵ的电路及方法技术

本发明专利技术属于现场可编程门阵列技术领域，具体为一种应用于ＳＲＡＭ?ＦＰＧＡ器件的具有抗单粒子翻转（ＳＥＵ）效应功能的电路及方法。该抗ＳＥＵ电路由回读电路，细粒度刷新电路，二维ＣＲＣ校验电路组成。总线状态机控制回读电路将编程点中存储的信息读入回读电路中的回读寄存器，然后二维ＣＲＣ校验电路电路进行校验，将发生ＳＥＵ效应的编程点的地址写入ＳＥＵ寄存器；内部处理器根据ＳＥＵ寄存器输出经细粒度刷新电路生成细粒度刷新位流，该刷新位流通过自配置接口写入ＦＰＧＡ芯片内部编程点。ＦＰＧＡ内的发生单粒子翻转错误的编程点被重新刷新，实现抗ＳＥＵ功能。本发明专利技术同时也降低了发生单粒子翻转后ＦＰＧＡ重构的时间和功耗。

【技术实现步骤摘要】

本专利技术属于现场可编程门阵列
，具体涉及一种使动态可重构硬件具有抗SEU功能的电路结构及方法。尤其涉及一种SRAM FPGA器件内的二维CRC校验电路及细粒 度回读和刷新电路结构和抗SEU新方法。
技术介绍
现场可编程门阵列(field programmable gate array, FPGA)的可编程特性使得 FPGA相对于ASIC在上市时间，电路调试和重复设计方面有很大的优势。但是FPGA基于 SRAM的结构使得其容易发生单粒子反转(SEU-single-event upset)效应造成电路逻辑错 误。基于SRAM结构的FPGA，配置位流(configuration bit stream)决定了设计电路的 内部走线及功能，位流信息中的每一位对应FPGA内部结构中的编程点(programmable point)(即一个SRAM单元)。一旦单粒子翻转引起了配置位的错误，只有重新下载位流信 息才能修正错误。近些年，为了增强FPGA的抗辐射能力，国内外提出了很多方法。TMR (Trip 1 e ModuleRedundancy)技术能够有效提高集成电路的抗辐射能力，TMR技术运用三个类似的 逻辑模块完成相同的功能，由表决器决定输出值。对于FPGA中存储布线资源的位流，单个 SEU就可以造成多种错误，并且SEU对未编程点的影响也会波及电路的实现 。因 而对于FPGA中较多的布线资源而言，TMR技术仅能部分减轻SEU带来的影响。而另一方 面，着眼于发现位流信息中注入的错误并修正的技术也在蓬勃发展，并在实际中有广泛的 应用。FPGA芯片设计公司Xilinx生产的Virtex系列FPGA利用具有抗辐照特性的Xilinx 配置专用 PROM (XiIinx QPRO Series Configuration PROMs (XQ))存储完整位流文件，以固 定的时间间隔将PROM中存储的位流文件下载至FPGA，可以有效地解决宇宙空间高能粒子 辐照引起的SEU效应。这种方法最大的问题是可能由于SEU发生在两次刷新的间隔之 内而造成用户电路功能的损坏，从而产生不可预料的结果。针对上述缺陷，Xilinx公司又 提出一种“回读和部分重配置(Readback and the Partial Reconfiguration)技术”，在回 读操作中，读出的FPGA配置信息与预期信息(存储在FPGA外的特定存储器)比较异同，记 录错误的数据帧地址，在重配置阶段对出错的某几帧数据进行重新下载。这种方式每次 仅能检查一帧数据，不能同时对每帧数据进行检查，检查时间较长。并且发生SEU效应的编 程点占一帧编程点数量的比例很小，每次下载一帧的位流造成时间和功耗的浪费。因此有 必要提出一种具有对SEU效应进行细粒度检测和动态局部重配置功能的抗SEU电路结构和 方法。参考文献P. Graham, Μ. Caffrey, J. Zimmerman, D. Ε. Johnson, P. Sundararajan, and C. Patterson, "Consequences and Categories of SRAM FPGA Configuration SEUs，，， Millitary and AerospaceApplications of Programmable Logic Devices (MAPLD),2003 S. Srinivasan, A. Gayasen, N. Vi jaykrishnam, M. Kandemir, Y. Xie andM. J. Irwin, “Improving soft-error tolerance of FPGA configuration bits，，，ICCAD, 2004S.Golshan, E. Bozorgzadeh, "Single-Event-Upset(SEU)Awareness in FPGA Routing”，DAC,2007M. Bellato, P. Bernardi, D. Bortolato, A. Candelori, M. Cerchia, A. Paccagnella, M. Rebaudengo, M. Sonza Reorda, M. Violante and P. Zambolin, "Evaluating the Effects of SeusAffecting the Configuration Memory of an SRAM-Based FPGA",Proc. IEEE Design Automation andTest in Europe,pp. 188-193,2004M. Ceschia, M. Violante, M. Sonza Reorda, A. Paccagnella, P. Bernardi, M. Rebaudengo,D. Bortolato,M. Bellato,P. Zambolin, and A. Candelori, "Identification and Classification ofSingle-Event Upsets in the Configuration Memory of SRAM-Based FPGAs,，，IEEE Trans. NuclearScience, vol. 50，no. 6，pp. 2088-2094， Dec. 2003.P. Bernardi, M. Sonza Resorda, L. Sterpone, and M. Violante, "On the Evaluation of SeusSensitiveness in SRAM-Based FPGAs，，，Proc. IEEE 10th On-Line Testing Symp.，pp.115—120，2004L.Sterpone and M. Violante,"A new reliability-oriented place and route algorithm forSRAM-based FPGAs，，，IEEE Transactions on Computers, Vol. 55, No. 6，June,2006, pp. 732-744Xilinx Application Notes XAPP216, "Correcting Single-Event Upset Through VirtexPartial Reconfiguration，，，2000王亚斌，王元，来金梅.一种改进的用于FPGA快速部分配置的电路结构. 复旦学报自然科学版，2008，47 (06) 673-678.
技术实现思路
本专利技术的目的在于针对基于SRAM结构的FPGA，提出一种抗SEU电路，用于防止单 粒子翻转效应造成FPGA电路逻辑错误。SRAM编程点在FPGA中的物理及逻辑结构如图1所示，编程点存储的信息决定 了设计电路的内部走线及功能。SRAM编程点的详细结构如图2所示。一个FPGA内部 编程点由一个六管SRAM构成，通过控制地址和数据线的输入电压可以实现局部重配置。这 些输入电压按照选中的CLB被编程，同一根地址本文档来自技高网...

【技术保护点】
一种抗ＳＲＡＭＦＰＧＡ器件ＳＥＵ的电路，其特征在于该电路由回读电路，细粒度刷新电路和二维ＣＲＣ校验电路经电路连接组成，总线状态机控制回读电路将编程点中存储的信息读入回读电路中的回读寄存器，然后二维ＣＲＣ校验电路电路进行校验，将发生ＳＥＵ效应的编程点的地址写入ＳＥＵ寄存器；内部处理器根据ＳＥＵ寄存器输出经细粒度刷新电路生成细粒度刷新位流，该刷新位流通过自配置接口写入ＦＰＧＡ芯片内部编程点；ＦＰＧＡ内的发生单粒子翻转错误的编程点被重新刷新，实现抗ＳＥＵ功能。

【技术特征摘要】

【专利技术属性】
技术研发人员：谢婧，来金梅，
申请(专利权)人：复旦大学，
类型：发明
国别省市：31[中国|上海]