高速电容隔离制造技术

本发明专利技术公开了一种高速电容隔离

【技术实现步骤摘要】
高速电容隔离OOK信号调制解调电路


[0001]本专利技术涉及一种高速电容隔离
OOK
信号调制解调电路，属于集成电路

。

技术介绍

[0002]隔离传输是一种在两个相互独立的系统之间传输信号能量或者信号，同时在两个系统之间阻隔电压和电流的应用方案
。
实现隔离传输功能的电路叫做隔离器芯片，被广泛应用于现在的电子通信系统中
。
比如，隔离器可以使电气操作人员免于高压电冲击；保护在高压系统中工作的各种低压
CPU
或者
FPGA
等昂贵的处理器；在工业
、
通信系统中断开高压和低压域之间的地环路
、
在电机驱动中控制高边器件等等
。
典型应用包括工业自动化控制
、
医疗电子
、
电机驱动
、
隔离总线
、
光伏逆变器
、
混合动力汽车等
。
[0003]对于隔离器芯片的实现，长期来光耦隔离器一直被用作“默认”的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
高速电容隔离
OOK
信号调制解调电路，其特征是，包括发射端的差分
OOK
调制电路
(1)
和接收端的
OOK
接收电路，所述
OOK
接收电路包括输入缓冲电路
(2)、
差分滤波放大电路
(3)
和包络检波电路
(4)
，差分
OOK
调制电路
(1)
的输入端分别连接高频振荡信号
OSC、
输入数据
Din、
保护控制信号
UVLO
；差分
OOK
调制电路
(1)
输出两路信号
DXP
和
DXN
，信号
DXP
连接到发射端第一高压隔离电容左端，信号
DXN
连接到发射端第二高压隔离电容左端，发射端第一高压隔离电容右端连接接收端第一高压隔离电容左端，发射端第二高压隔离电容右端连接接收端第二高压隔离电容左端，接收端第一高压隔离电容右端连接输入缓冲电路
(2)
的第一输入端
INP
，接收端第二高压隔离电容右端连接输入缓冲电路
(2)
的第二输入端
INN
；
INP
和
INN
信号经过输入缓冲电路
(2)
处理分别输出信号
Inp1
和
Inn1
，连接到差分滤波放大电路
(3)
的两个输入端，差分滤波放大电路
(3)
的第一输出端
Inp2
和第二输出端
Inn2
连接到包络检波电路
(4)
的输入端，包络检波电路
(4)
根据
Inp2
和
Inn2
信号处理得到
OOK
输出信号
Dout
；当保护控制信号
UVLO
正常为高电平时，差分
OOK
调制电路
(1)
将输入数据
Din
与高频振荡信号
OSC
进行
OOK
信号调制，输出信号
DXP
和
DXN
为差分高频脉冲信号，否则信号
DXP
和
DXN
输出均为低电平；在保护控制信号
UVLO
正常为高电平时，若输入数据
Din
为高电平，则差分
OOK
调制电路
(1)
的输出的差分高频脉冲信号
DXP
和
DXN
将传送过高压电容隔离屏障产生
INP
和
INN
信号，若输入数据
Din
为低电平，则差分
OOK
调制电路
(1)
输出的差分高频脉冲信号
DXP
和
DXN
均为低电平信号，无法通过高压电容隔离屏障传输信号给接收端
。2.
根据权利要求1所述的高速电容隔离
OOK
信号调制解调电路，其特征是，所述发射端第一高压隔离电容
、
发射端第二高压隔离电容
、
接收端第一高压隔离电容
、
接收端第二高压隔离电容为耐压值及容值大小完全相同的电容
。3.
根据权利要求1所述的高速电容隔离
OOK
信号调制解调电路，其特征是，所述差分
OOK
调制电路
(1)
包括：第一三输入与门
、
第二三输入与门，第一三输入与门的三个输入端分别连接输入数据
Din、
保护控制信号
UVLO、
由
NMOS
管
M427
和
PMOS
管
M428
构成的传输门的输出端，
NMOS
管
M427
漏极连接
PMOS
管
M428
源极为传输门的输入端，连接高频振荡信号
OSC
，
NMOS
管
M427
源极连接
PMOS
管
M428
漏极为传输门的输出端；第一三输入与门的输出端连接
PMOS
管
M419
栅极和
NMOS
管
M420
栅极，
PMOS
管
M419
漏极和
NMOS
管
M420
漏极相连，同时连接到
PMOS
管
M421
栅极
、NMOS
管
M422
栅极，
PMOS
管
M421
漏极和
NMOS
管
M422
漏极相连，作为信号
DXP
输出端；第二三输入与门的三个输入端分别连接输入数据
Din、
保护控制信号
UVLO、
由
PMOS
管
M409
和
NMOS
管
M410
构成的反相器的输出端，
PMOS
管
M409
栅极连接
NMOS
管
M410
栅极为反相器的输入端，连接高频振荡信号
OSC
，
PMOS
管
M409
漏极连接
NMOS
管
M410
漏极为反相器的输出端；第二三输入与门的输出端连接
PMOS
管
M423
栅极和
NMOS
管
M424
栅极，
PMOS
管
M423
漏极和
NMOS
管
M424
漏极相连，同时连接到
PMOS
管
M425
栅极和
NMOS
管
M426
栅极，
PMOS
管
M425
漏极和
NMOS
管
M426
漏极相连，作为信号
DXN
输出端；
PMOS
管
M409
源极
、PMOS
管
M419
源极
、PMOS
管
M421
源极
、PMOS
管
M423
源极
、PMOS
管
M425
源极
、NMOS
管
M427
栅极同时连接到电源电压
VDD
；
NMOS
管
M410
源极
、NMOS
管
M420
源极
、NMOS
管
M422
源极
、NMOS
管
M424
源极
、NMOS
管
M426
源极
、PMOS
管
M428
栅极同时连接到地电压
。4.
根据权利要求3所述的高速电容隔离
OOK
信号调制解调电路，其特征是，所述第一三输入与门包括
PMOS
管
M401、PMOS
管
M402、PMOS
管
M403、PMOS
管
M404、NMOS
管
M405、NMOS
管
M406、NMOS
管
M407、NMOS
管
M408
，
PMOS
管
M403
栅极连接
NMOS
管
M405
栅极，为第一三输入与门
的第一输入端，连接输入数据
Din
；
PMOS
管
M402
栅极连接
NMOS
管
M407
栅极，为第一三输入与门的第二输入端，连接保护控制信号
UVLO
；
PMOS
管
M401
栅极连接
NMOS
管
M408
栅极，为第一三输入与门的第三输入端，连接传输门的输出端；
PMOS
管
M401
漏极连接
PMOS
管
M402
漏极
、PMOS
管
M403
漏极
、NMOS
管
M405
漏极
、PMOS
管
M404
栅极
、NMOS
管
M406
栅极，
NMOS
管
M405
源极连接
NMOS
管
M407
漏极，
NMOS
管
M407
源极连接
NMOS
管
M408
漏极，
PMOS
管
M404
漏极连接
NMOS
管
M406
漏极为第一三输入与门的输出端；所述第二三输入与门包括
PMOS
管
M411、PMOS
管
M412、PMOS
管
M413、PMOS
管
M414、NMOS
管
M415、NMOS
管
M416、NMOS
管
M417、NMOS
管
M418
，
PMOS
管
M413
栅极连接
NMOS
管
M415
栅极，为第二三输入与门的第一输入端，连接输入数据
Din
；
PMOS
管
M412
栅极连接
NMOS
管
M417
栅极，为第二三输入与门的第二输入端，连接保护控制信号
UVLO
；
PMOS
管
M411
栅极连接
NMOS
管
M418
栅极，为第二三输入与门的第三输入端，连接反相器的输出端；
PMOS
管
M411
漏极连接
PMOS
管
M412
漏极
、PMOS
管
M413
漏极
、NMOS
管
M415
漏极
、PMOS
管
M414
栅极
、NMOS
管
M416
栅极，
NMOS
管
M415
源极连接
NMOS
管
M417
漏极，
NMOS
管
M417
源极连接
NMOS
管
M418
漏极，
PMOS
管
M414
漏极连接
NMOS
管
M416
漏极为第二三输入与门的输出端；
PMOS
管
M401
源极
、PMOS
管
M402
源极
、PMOS
管
M403
源极
、PMOS
管
M404
源极
、PMOS
管
M411
源极
、PMOS
管
M412
源极
、PMOS
管
M413
源极
、PMOS
管
M414
源极同时连接到电源电压
VDD
，
NMOS
管
M406
源极
、NMOS
管
M408
源极
、NMOS
管
M416
源极
、NMOS
管
M418
源极同时连接到地电压
。5.
根据权利要求1所述的高速电容隔离
OOK
信号调制解调电路，其特征是，所述输入缓冲电路
(2)
包括：
PMOS
管
M501、PMOS
管
M502、PMOS
管
M503、PMOS
管
M504、PMOS
管
M505、PMOS
管
M506、PMOS
管
M507、PMOS
管
M508、PMOS
管
M509、PMOS
管
M510、PMOS
管
M511、PMOS
管
M512、PMOS
管
M513、PMOS
管
M514、
电阻
R51、
电阻
R52、
电阻
R53、
电阻
R54、
电阻
R55、
电阻
R56、
电容
C51
和电容
C52
；其中，
PMOS
管
M501
栅极和
PMOS
管
M508
栅极连接偏置电压
Vb51
，
PMOS
管
M502
栅极和
PMOS
管
M509
栅极连接偏置电压
Vb52
；
PMOS
管
M501
漏极连接
PMOS
管
M502
源极，
PMOS
管
M502
漏极连接电阻
R51
上端
、PMOS
管
M503
栅极和
PMOS
管
M514
栅极；电阻
R51
下端连接
PMOS
管
M503
源极
、PMOS
管
M504
栅极
、PMOS
管
M505
栅极
、PMOS
管
M513
栅极；
PMOS
管
M503
漏极连接
PMOS
管
M504
源极，
PMOS
管
M504
漏极连接
PMOS
管
M505
源极；
PMOS
管
M505
漏极连接电阻
R53
上端
、PMOS
管
M506
漏极，作为输入缓冲电路
(2)
的第一输入端
INP
；电阻
R53
下端连接电阻
R54
上端；
PMOS
管
M506
源极连接
PMOS
管
M507
漏极
、
电容
C51
上端；
PMOS
管
M507
源极作为信号
Inp1
的输出端；
PMOS
管
M508
漏极连接
PMOS
管
M509
源极，
PMOS
管
M509
漏极连接电阻
R52
上端
、PMOS
管
M507
栅极和
PMOS
管
M510
栅极；电阻
R52
下端连接到
PMOS
管
M510
源极
、PMOS
管
M511
栅极
、PMOS
管
M512
栅极和
PMOS
管
M506
栅极；
PMOS
管
M510
漏极连接
PMOS
...

【专利技术属性】
技术研发人员：许媛，铁瑞芳，申福伟，何宁业，陈珍海，宁仁霞，
申请(专利权)人：黄山学院，
类型：发明
国别省市：