针对硬件描述语言并行编译的前端解决方法及装置制造方法及图纸

本申请实施例提供了一种针对

【技术实现步骤摘要】
针对硬件描述语言并行编译的前端解决方法及装置


[0001]本申请实施例涉及硬件设计
，并且更具体地，涉及一种针对硬件描述语言并行编译的前端解决方法及装置
。

技术介绍

[0002]硬件描述语言
(Hardware Description Language
，
HDL)
，例如，
Verilog HDL、VHDL
等，是电子系统硬件行为描述
、
结构描述
、
数据流描述的语言
。
利用这种语言，数字电路系统的设计可以从顶层到底层
(
从抽象到具体
)
逐层描述自己的设计思想，用一系列分层次的模块来表示极其复杂的数字系统
。
随着科学技术的发展，硬件设计规模不断增加，导致
HDL
语言的编译时间也逐渐拉长，并行编译成为解决此类问题的最佳途径
。
[0003]然而，
HDL
语言与传统软件语言
(
例如，
>C、C++
...

【技术保护点】

【技术特征摘要】
1.
一种针对硬件描述语言
HDL
并行编译的前端解决方法，其特征在于，包括：根据原始设计得到与所述原始设计等价的第一抽象语法树
AST
；根据所述第一
AST
得到
M
个子设计；根据所述
M
个子设计得到与所述
M
个子设计一一对应的
M
个
HDL
文件组，所述
M
个
HDL
文件组之间相互无依赖，所述
M
个
HDL
文件组中的每个
HDL
文件组包括一个或多个
HDL
文件，所述
M
个
HDL
文件组对应
K
个编译器，每个编译器用于对所对应的一个或多个
HDL
文件组进行编译，其中，
M
为大于或等于2的正整数，
K
为大于或等于1且小于或等于
M
的正整数
。2.
根据权利要求1所述的前端解决方法，其特征在于，所述第一
AST
包括多个节点，所述多个节点中存在跨模块引用
XMR
访问的第一节点，所述根据所述第一
AST
得到
M
个子设计包括：对所述第一
AST
进行改写，得到第二
AST
，所述第二
AST
不存在
XMR
访问；根据所述第二
AST
得到所述
M
个子设计
。3.
根据权利要求2所述的前端解决方法，其特征在于，所述对所述第一
AST
进行改写包括：获得被所述第一节点引用的第二节点；获得从所述第一节点到所述第二节点路径上所跨过的模块；给所述路径上所跨过的模块均添加端口；将所述第一节点的
XMR
访问改写为端口访问；获得所述第一节点到所述第二节点的最小公共父节点；在所述最小公共父节点上添加局部变量，并完成功能端口连接
。4.
根据权利要求1至3中任一项所述的前端解决方法，其特征在于，所述
M
个子设计中的第一子设计内...

【专利技术属性】
技术研发人员：陈叶富，任宇飞，程晨，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：