沟槽型制造技术

本发明专利技术提供一种沟槽型

【技术实现步骤摘要】
沟槽型MOSFET及其制作方法


[0001]本专利技术涉及半导体器件制造
，特别涉及一种沟槽型
MOSFET
及其制作方法
。

技术介绍

[0002]随着电子消费产品需求的增长，功率
MOSFET
的需求越来越大
。
沟槽型金属氧化物半导体场效应晶体管
(Trench Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor
，
MOSFET)
由于其器件的集成度较高，导通电阻较低，具有较低的栅漏电荷密度
、
较大的电流容量，因而具备较低的开关损耗和较快的开关速度，被广泛地应用在低压功率领域
。
由于碳化硅
(SiC)
具有高临界电场
、
高热导率以及高饱和漂移速率，使得碳化硅基沟槽型
MOSFET
相比于硅基
MOSFET
的性能有较大提升
。...

【技术保护点】

【技术特征摘要】
1.
一种沟槽型
MOSFET
的制作方法，其特征在于，包括：提供基底，所述基底的顶部具有第一导电类型的第一阱区，所述第一阱区的基底顶部具有第一导电类型的第一掺杂区和第二导电类型的第二掺杂区，所述第一掺杂区和所述第二掺杂区相接，且所述第一掺杂区从平行于所述基底表面的第一方向隔断所述第二掺杂区，所述第一掺杂区的掺杂浓度大于所述第一阱区；在所述基底顶部形成沟槽，所述沟槽沿平行于所述基底表面的第二方向伸长且贯穿所述第二掺杂区，所述沟槽的深度大于所述第一掺杂区的深度；所述沟槽包括相连通的第一部分和第二部分，所述第一部分与所述第一掺杂区邻接，所述第二部分与所述第二掺杂区邻接；在所述沟槽的第一部分内形成掺杂屏蔽层，所述掺杂屏蔽层为第一导电类型且掺杂浓度大于所述第一阱区的掺杂浓度，所述掺杂屏蔽层的形成区域覆盖所述第一部分的内表面；以及在所述沟槽内形成栅电极和位于所述沟槽内表面与栅电极之间的栅介质层；所述栅介质层形成在所述掺杂屏蔽层上且覆盖所述沟槽的内表面
。2.
如权利要求1所述的沟槽型
MOSFET
的制作方法，其特征在于，在所述沟槽的第一部分内形成掺杂屏蔽层的方法包括：采用离子注入工艺将掺杂物质注入到所述沟槽第一部分的内表面表层的基底中，形成掺杂屏蔽层
。3.
如权利要求2所述的沟槽型
MOSFET
的制作方法，其特征在于，所述离子注入工艺采用的能量小于
800keV
；所述掺杂物质包括铝
。4.
如权利要求2所述的沟槽型
MOSFET
的制作方法，其特征在于，在所述沟槽的第一部分内形成掺杂屏蔽层的步骤包括：在所述基底的表面形成图形化的掩模层，所述图形化的掩模层覆盖所述第二掺杂区
、
所述沟槽的第二部分以及至少部分所述第一掺杂区，露出所述沟槽的第一部分；以所述图形化的掩模层为掩模，执行所述离子注入工艺，形成所述掺杂屏蔽层；以及去除所述图形化的掩模层
。5.
如权利要求4所述的沟槽型
MOSFET
的制作方法，其特征在于，所述图形化的掩模层包括氧化硅
、
氮化硅和氮氧化硅中的至少一种
。6.
如权利要求1所述的沟槽型
MOSFET
的制作方法...

【专利技术属性】
技术研发人员：毕建雄，
申请(专利权)人：绍兴中芯集成电路制造股份有限公司，
类型：发明
国别省市：