振荡器起振频率稳定电路制造技术

本发明专利技术提供一种振荡器起振频率稳定电路

【技术实现步骤摘要】
振荡器起振频率稳定电路、芯片和振荡器


[0001]本专利技术涉及电子电路
，特别是涉及一种振荡器起振频率稳定电路
、
芯片和振荡器
。

技术介绍

[0002]振荡器被广泛用于各种电子产品中，特别是在集成电路中，振荡器为集成电路中的各种数字信号处理模块提供时钟信号
。
[0003]在协议交互芯片的应用场景中，芯片通过协议命令控制振荡器的起振和停止动作时，由于振荡器在执行协议命令动作时，会存在寄生电容的耦合作用，导致振荡器的电流偏置偏差，使起振频率偏离中心频率，造成时钟频率在起振点附近偏差较大，或经历若干周期后才能稳定
。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提出一种振荡器起振频率稳定电路
、
芯片和振荡器，本专利技术能够针对性的解决现有振荡器在起振时存在起振频率偏差的问题
。
[0005]基于上述目的，第一方面，本专利技术提出了一种振荡器起振频率稳定电路，包括：数字逻辑使能模块和振荡器模块，所述数字逻辑使能模块，用于根据输入控制信号生成第一振荡器控制信号和第二振荡器控制信号，其中，所述输入控制信号包括数字协议信号，所述数字协议信号与所述第一振荡器控制信号的电压状态相反；所述振荡器模块，用于基于所述数字协议信号和所述第一振荡器控制信号，得到稳定的起振频率，并在所述第一振荡器控制信号和第二振荡器控制信号的控制下运行
。
[0006]可选地，所述振荡器模块包括：起振频率稳定模块和振荡产生模块；所述振荡产生模块包括第一晶体管
、
第二晶体管和电容充放电电路，所述第一晶体管用于为所述电容充放电电路提供充电电流信号，所述第二晶体管用于基于所述第一振荡器控制信号控制所述电容充放电电路工作；所述起振频率稳定模块包括第三晶体管和二级反相器，所述数字协议信号通过所述二级反相器传输至所述第三晶体管，所述第三晶体管与所述第一晶体管连接
。
[0007]可选地，所述第三晶体管的第一端连接所述二级反相器的输出端，所述第三晶体管的第二端和所述第一晶体管的第一端均连接偏置电压，所述第三晶体管的第三端连接所述第一晶体管的第一端，所述第一晶体管的第二端连接电源电压；所述第二晶体管的第一端连接所述第一振荡器控制信号，所述第二晶体管的第二端连接所述第一晶体管的第三端，所述第二晶体管的第三端连接所述电容充放电电路
。
[0008]可选地，所述第一晶体管
、
第二晶体管和第三晶体管均为
PMOS
晶体管；
[0009]其中，所述第一晶体管作为尾电流镜管，第二晶体管作为开关管，所述第三晶体管作为电容管
。
[0010]可选地，所述振荡器模块还包括时钟产生逻辑电路；所述时钟逻辑产生电路用于
产生时钟振荡信号，并通过第一反馈节点向所述电容充放电电路传输第一反馈信号，通过第二反馈节点向所述电容充放电电路传输第二反馈信号，所述第一反馈信号和所述第二反馈信号的电压状态相反
。
[0011]可选地，所述数字逻辑使能模块包括：逻辑处理模块和上电复位模块；所述上电复位模块用于基于上电检测复位信号和偏置电流信号，生成
POR
上电复位信号；所述输入控制信号还包括模拟使能
POR
复位信号
、
数字使能
POR
复位信号和数字使能配置信号，所述逻辑处理模块用于根据所述模拟使能
POR
复位信号
、
数字使能
POR
复位信号和数字使能配置信号，得到所述第一振荡器控制信号；以及，所述逻辑处理模块用于根据所述数字协议信号
、
所述第一振荡器控制信号和所述
POR
上电复位信号，得到所述第二振荡器控制信号
。
[0012]可选地，所述逻辑处理模块包括依次连接的第一或非门
、
第二或非门
、
第一非门
、
第二非门
、
第一与非门
、
第三非门
、
第四非门
、
第一与门和第二与非门，以及与所述第二或非门连接的第五非门，所述第五非门的输入端连接至所述第一与门的输入端；其中，所述模拟使能
POR
复位信号通过所述第一与非门输入逻辑处理模块，所述数字使能
POR
复位信号和数字使能配置信号通过所述第一或非门输入逻辑处理模块，所述数字协议信号通过所述第五非门输入逻辑处理模块
。
[0013]可选地，所述上电复位模块包括：第四晶体管
、
电流偏置信号建立模块和复位信号输出模块；所述第四晶体管的第一端连接所述上电检测复位信号，所述第四晶体管的第二端连接电源电压，所述第四晶体管的第三端连接所述复位信号输出模块，所述第四晶体管基于所述上电检测复位信号低电平控制所述复位信号输出模块输出低电平；所述电流偏置信号建立模块基于所述上电检测复位信号高电平和偏置电流信号控制所述复位信号输出模块输出高电平
。
[0014]第二方面，还提供了一种芯片，所述芯片包括第一方面任一项所述的振荡器起振频率稳定电路
。
[0015]第三方面，还提供了一种振荡器，所述振荡器包括第一方面任一项所述的振荡器起振频率稳定电路
。
[0016]总的来说，本专利技术至少存在以下有益效果：
[0017]本专利技术实施例提供一种振荡器起振频率稳定电路包括：数字逻辑使能模块和振荡器模块，数字逻辑使能模块，用于根据输入控制信号生成第一振荡器控制信号和第二振荡器控制信号，输入控制信号包括数字协议信号，振荡器模块用于基于上述数字协议信号和第一振荡器控制信号，得到稳定的起振频率，并在第一振荡器控制信号和第二振荡器控制信号的控制下运行
。
其中，数字协议信号与第一振荡器控制信号的电压状态相反，在第一振荡器控制信号发生翻转，产生耦合毛刺，导致振荡器模块的起振频率不稳定的情况下，可以利用数字协议信号与第一振荡器控制信号的正负抵消作用，来消除耦合毛刺的影响，稳定振荡器的起振频率
。
附图说明
[0018]在附图中，除非另外规定，否则贯穿多个附图相同的附图标记表示相同或相似的部件或元素
。
这些附图不一定是按照比例绘制的
。
应该理解，这些附图仅描绘了根据本专利技术公开的一些实施方式，而不应将其视为是对本专利技术范围的限制
。
[0019]图1示出本专利技术实施例一提供的一种振荡器起振频率稳定电路的结构示意图；
[0020]图2示出本专利技术实施例一提供的一种振荡器模块的电路结构示意图；
[0021]图3示出本专利技术实施例一提供的一种振荡产生模块的电路结构示意图；
[0022]图4示出本专利技术实施例一提供的起振频率稳定模块的电路结构示意图；
[0023]图5示出本专利技术实施例一所本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种振荡器起振频率稳定电路，其特征在于，包括：数字逻辑使能模块和振荡器模块，所述数字逻辑使能模块，用于根据输入控制信号生成第一振荡器控制信号和第二振荡器控制信号，其中，所述输入控制信号包括数字协议信号，所述数字协议信号与所述第一振荡器控制信号的电压状态相反；所述振荡器模块，用于基于所述数字协议信号和所述第一振荡器控制信号，得到稳定的起振频率，并在所述第一振荡器控制信号和第二振荡器控制信号的控制下运行
。2.
根据权利要求1所述的振荡器起振频率稳定电路，其特征在于，所述振荡器模块包括：起振频率稳定模块和振荡产生模块；所述振荡产生模块包括第一晶体管
、
第二晶体管和电容充放电电路，所述第一晶体管用于为所述电容充放电电路提供充电电流信号，所述第二晶体管用于基于所述第一振荡器控制信号控制所述电容充放电电路工作；所述起振频率稳定模块包括第三晶体管和二级反相器，所述数字协议信号通过所述二级反相器传输至所述第三晶体管，所述第三晶体管与所述第一晶体管连接
。3.
根据权利要求2所述的振荡器起振频率稳定电路，其特征在于，所述第三晶体管的第一端连接所述二级反相器的输出端，所述第三晶体管的第二端和所述第一晶体管的第一端均连接偏置电压，所述第三晶体管的第三端连接所述第一晶体管的第一端，所述第一晶体管的第二端连接电源电压；所述第二晶体管的第一端连接所述第一振荡器控制信号，所述第二晶体管的第二端连接所述第一晶体管的第三端，所述第二晶体管的第三端连接所述电容充放电电路
。4.
根据权利要求2或3所述的振荡器起振频率稳定电路，其特征在于，所述第一晶体管
、
第二晶体管和第三晶体管均为
PMOS
晶体管；其中，所述第一晶体管作为尾电流镜管，第二晶体管作为开关管，所述第三晶体管作为电容管
。5.
根据权利要求2所述的振荡器起振频率稳定电路，其特征在于，所述振荡器模块还包括时钟产生逻辑电路；所述时钟逻辑产生电路用于产生时钟振荡信号，并通过第一反馈节点向所述电容充放电电路传输第一反馈信号，通过第二反馈节点向所述电容充放电电路传输第二反馈信号，所述第一反馈信号和所述第二反馈信号的电压状态相反
。6.
根据权利要求1所述的振荡器起振频率稳定电路，其特征在于，所述数字逻辑使能模块包括：逻辑处理模块和上电复位模块；所述上电复位模块用于基于上电检测复位信号和偏置...

【专利技术属性】
技术研发人员：罗庚，施宇迪，杨志斌，王晨皓，虞少平，
申请(专利权)人：浙江地芯引力科技有限公司，
类型：发明
国别省市：