管芯上系统结构块的控制技术方案

描述了用于控制管芯上系统结构（ＯＳＦ）块的方法和装置。在一个实施例中，可以根据用户级请求来存储与物理地址对应的阴影地址，并且逻辑电路（例如，存在于ＯＳＦ中的）可以从阴影地址来确定物理地址。还揭示了其它实施例。

【技术实现步骤摘要】

本申请一般涉及电子学领域。尤其，本专利技术的一个实施例涉及管芯上系统结构 (0SF)块的控制技术。
技术介绍
在电子设计中，半导体知识产权(IP)块(也称之为“IP核”或“逻辑核”或更一般 地称之为“逻辑块”)是逻辑电路、单元或芯片布局设计的可重复使用的单元。例如，可以使 用或重复使用这种逻辑块，作为各种芯片或逻辑设计中的构造模块。当IP块的数量增加时，把它们集成到系统中就变得更具挑战性。同样，通过设计， IP块可能不包括复杂的电路(例如，为了使成本下降)。为此，需要通过主处理器而不是IP 块中的逻辑来执行一些与地址处理相关联的任务。例如，通过在用户和主处理器的内核模 式之间进行频繁切换，这可以引起与地址处理相关联的延迟。附图说明参考附图提供详细的说明。在附图中，标号的最左数字表示该标号首次出现的那 幅附图。在不同附图中使用相同标号表示相似的或等同的项。图1和6-7示出计算系统的实施例的方框图，可以利用这些计算系统来实现这里 讨论的各个实施例。图2示出根据一个实施例的用户级代码段。图4示出根据一些实施例的在OS页面表和TLB中的样本条目。图3和5示出根据一些实施例的方法的流程图。具体实施例方式在下面的说明中，阐明了许多特定的细节，以便提供对于各个实施例的透彻理解。 然而，可以实现一些实施例而无需这些特定的细节。在其它情况中，未曾详细地描述众知的 方法、过程、组件和电路，为的是不使特定实施例模糊不清。某些实施例涉及这样一些技术，这些技术用于控制经由管芯上系统结构(0SF)而 耦合的IP或逻辑块。在一个实施例中，可以按用户级来确立控制。此外，0SF可以使处理器 核与IP块对接(诸如在一些实施例中的输入/输出设备)。IP块一般可能由于成本原因 而不包括存储器管理单元(MMU)，所以0SF需要把物理地址传送给IP块。对于IP块，提供 对地址处理的支持的一个方式是使用内核中设备驱动器。这种设备驱动器可以具有基于物 理地址而操作的特权。然而，由于在用户和内核模式和/或页面表移动(page table walk) 之间进行频繁切换的成本很高，所以这个模型对于更细粒度的加速度可能是无效的。然而， 用户级的控制面对着如何把物理地址传送到IP块这一挑战。至此，一个实施例利用物理地址阴影来应对这个挑战。例如，可以在操作系统(OS) 中实施系统调用，以创建物理页码数字或地址的阴影(例如，使用其它无效的物理地址范围)，这里也把这称之为“重新映射”。此外，硬件(例如，在与0SF进行通信的一个位置处) 可以从阴影地址(这里还称之为“重新映射―1”)获取真实物理地址。在一个实施例中，用 于“重新映射―1”的硬件可以包含使该地址最高的一或二位翻转或逆反。在一个实施例中， 应用程序(例如，按用户级执行的)可以使用来自用户空间的普通x86存储，以把存储器地 址和其它参数传送到IP块。这将比捕获到内核中访问页面表快一个数量级，并且比在IP 块中构建额外的MMU便宜好几个数量级。此外，在一些实施例中，用户应用程序可以触发具有四个特征的IP块执行(1)无 指令集架构(ISA)扩展；⑵无过多的用户内核模式转换；(3)无额外的MMU ；和/或⑷处 理器核和IP块可以共享多个并非固定但只在运行时间才知道的地址。这些特征可以导致 限制更少的IP块的使用。这还允许通过0SF的细粒度加速器的推广应用。可以把这里讨论的技术应用于各种计算系统，诸如参考图1和6、7所讨论的那些 计算系统。尤其，图1示出根据本专利技术一个实施例的计算系统100的方框图。系统100可 以包括一个或多个代理102-1到102-M(这里统称为“多个代理102”或更一般地称为“代 理102”)。在一个实施例中，一个或多个代理102可以是计算系统(诸如参考图6-7所讨 论的计算系统)的任何组件。如图1所示，代理102可以经由结构104(诸如0SF)进行通信。因此，在一个实施 例中，代理102和结构104可以出现在同一个集成电路管芯上。如这里所讨论的，“0SF”是 指管芯上系统结构，该结构是可调整的、可配置的和/或针对特定产品的。例如，每个代理 102可以是桥路(例如，用于耦合到另一个结构)、IP块或经由结构104而耦合的电子设备 的另一个组件。在一个实施例中，结构104可以包括计算机网络，该网络允许各个代理(诸 如计算设备)传送数据。在一个实施例中，结构104可以包括经由串行(例如，点对点)链 路和/或共享通信网络进行通信的一个或多个互连(或互连网络)。例如，一些实施例可以 促进链路上的组件调试或验证，这些链路允许与全缓冲的双列直插式存储器模块(FBD)进 行通信，例如，其中FBD链路是用于把存储器模块耦合到主控制器设备(诸如处理器或存储 器枢纽)的串行链路。可以从FBD信道主机发送调试信息，以致可以通过信道业务跟踪捕 获工具(诸如一个或多个逻辑分析器)沿该信道观察调试信息。在一个实施例中，系统100可以支持分层的协议方案，它可以包括物理层、链路 层、路由层、传输层和/或协议层。对于点对点或共享网络，结构104可以进一步促进从一 个协议(例如，高速缓存处理器或高速缓存知道存储器控制器)到另一个协议的数据传输 (例如，以分组的形式)。同样，在一些实施例中，结构104可以提供遵守一个或多个高速缓 存一致性协议的通信。另一方面，结构104可以遵守非一致性协议。此外，如图1中箭头方向所示，代理102可以经由结构104发送和/或接收数据。 因此，一些代理可以利用单向链路进行通信，而其它代理可以利用双向链路进行通信。例 如，一个或多个代理(诸如代理102-M)可以发送数据(例如，经由单向链路106)，其它代理 (诸如代理102-2)可以接收数据(例如，经由单向链路108)，而一些代理(诸如代理102-1) 可以发送和接收数据(例如，经由双向链路110)。在一些实施例中，链路106-110可以是 0SF界面，这些界面提供协议和/或信令以允许IP块跨越多个设计而进行互操作。在一个实施例中，使代理102耦合的0SF界面(例如，链路106-110)可以提供称 之为基本信道和边带信道的两个端口。基本信道可以(a)是用于在对等层和/或上游之5间传送数据的高性能界面；(b)支持存储器(例如，32位、64位)、输入/输出(10)、配置和 消息交易；(c)支持外围组件互连(PCI)排序规则和/或枚举；(d)支持分离交易协议；和 /或(e)使PCI-e标头信息映射。边带信道可以(i)提供标准界面以传送所有的边带信 息且消除专用引线；(ii)提供点对点网络；(iii)用于状态、功率管理、配置阴影、测试模式 等；和/或(iv)用于低性能(例如，不打算用于基本数据传输)。图2示出根据本专利技术一些实施例的用户级代码段，用于有和没有0SF-附加IP块 的快速傅里叶变换(FFT)。通过本专利技术的一个实施例使部分c)成为可能，如这里进一步讨 论的那样。内核中设备驱动器、IP块可以通过诸如0SF之类的基于分组的互连，与处理器核 进行通信。OS的设备驱动器可以控制IP块。在特定的情况(诸如网络接口卡(NIC)驱动 器)中，可以固定存储器缓冲器，以致向驱动器传送开始地址的任务是无实际意义的。在一 些实施例中，处理更一般的使用情况，例本文档来自技高网...

【技术保护点】
一种装置，包括：管芯上系统结构（ＯＳＦ），用于把处理器耦合至逻辑块；以及存储器，用于响应于用户级请求而存储与物理地址对应的阴影地址，其中ＯＳＦ包括从阴影地址确定物理地址的逻辑。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：方震，M沃什，J阿贾诺维克，ME艾斯皮格，R艾耶，
申请(专利权)人：英特尔公司，
类型：发明
国别省市：US[美国]