【技术实现步骤摘要】
基于COMSOL的CA
‑
TSV电感多物理场耦合特性分析方法
[0001]本专利技术涉及同轴环形硅通孔
(CA
‑
TSV,Coaxial
‑
Annular Through
‑
Silicon Via)
技术,应用于三维集成电路的三维螺旋电感,属于面向射频
/
微波集成电路应用中的无源器件领域
。
技术介绍
[0002]随着半导体集成工艺的发展,集成电路的特征长度逐渐逼近物理极限,摩尔定律的发展遇到瓶颈
。
三维集成电路可以充分利用衬底垂直方向的空间,有效提高集成度
、
降低功耗
、
缩短互连线长度,提高速度和减小工艺成本,并且与当前半导体工艺技术兼容性良好,是解决摩尔定律瓶颈的有效途径之一
。
硅通孔
(TSV)
作为三维集成电路中的关键结构,可以实现多种功能模块的垂直互连高密度和三维堆叠集成
。
根据形成
TSV
的蚀刻工艺不同,
TSV
轮廓有五种类型,分别是圆柱形
TSV(C
‑
TSV)、
锥形
TSV、
环形
TSV、
同轴
TSV
和同轴环形
TSV(CA
‑
TSV)。CA
‑
TSV
是最近提出的一种新型
TSV
结构,其性能
【技术保护点】
【技术特征摘要】
1.
基于
COMSOL
的
CA
‑
TSV
电感多物理场耦合特性分析方法,其特征在于,所述
CA
‑
TSV
电感多物理场耦合特性分析方法是按照下列步骤进行的,包括如下:
S1
,搭建同轴环形硅通孔
(CA
‑
TSV)
电感器;
S2
,基于
COMSOL
进行
CA
‑
TSV
电感多物理场耦合特性分析
。
所述步骤
S1
包括如下步骤:通过同轴环形硅通孔阵列的设计参数搭建电感器,所述设计参数包括同轴环形硅通孔的高度
、
同轴环形硅通孔二氧化硅圆柱体厚度
、
金属铜环厚度
、
二氧化硅环厚度
、
氧化层厚度和同轴环形硅通孔同侧间距和异侧间距,以及金属互连线宽度和厚度
。
所述步骤
S2
包括如下:
S21
,基于
COMSOL
的同轴环形硅通孔电感电
‑
热
‑
力物理场接口设置;
S22
,提取同轴环形硅通孔电感多物理场耦合性能参数,所述性能参数包括电性能
、
温度以及热应力
。2.
根据权利要求书1所述搭建的同轴环形硅通孔
(CA
‑
TSV)
电感器,包括:顶层
、
中间层和底层,其特征在于,所述顶层包括:顶层介质层
(101)、
顶层金属互连线
(102)、
顶层第一金属极板
(103)、
顶层第二金属极板
(104)。
所述顶层金属互连线
(102)、
顶层第一金属极板
(103)
和顶层第二金属极板
(104)
均制作于前述顶层介质层
(101)
内
。
其中,顶层金属互连线
(102)
由三段分开的金属线构成,第一段金属线连接中间层中第1行第2列和第2行第1列的同轴环形硅通孔,第二段金属线连接中间层中第1行第3列和第2行第2列的同轴环形硅通孔,第三段金属线连接中间层中第1行第4列和第2行第3列的同轴环形硅通孔;前述顶层第一金属极板
(103)
连接在中间层第1行第1列的硅通孔上,作为本发明电感器的输入极板;前述顶层第二金属极板
(104)
连接在中间层第2行第4列的同轴环形硅通孔上,作为本发明电感器的输出极板
。
所述中间层包括:半导体衬底
(201)
,以及同轴环形硅通孔
。
其中同轴环形硅通孔由二氧化硅圆柱体
(202)、
第一金属铜环
(203)、
二氧化硅环
(204)、
第二金属铜环
(205)、
氧化层
(206)。
其中,硅通孔按照2行
、2
列的平行四边形阵列结构排布
。
前述半导体衬底
(201)
为硅衬底,其上刻蚀有贯通上下表面的同轴环形硅通孔;前述第一金属铜环
(203)
和第二金属铜环
(205)
将二氧化硅圆柱体
(202)
与二氧化硅环
(204)
分离;二氧化硅层
(206)
将第二金属铜环
(205)
与半导体衬底
(201)
隔开
。
所述底层包括:底层介质层
(301)
和底层金属互连线
(302)
,前述底层金属互连线
(302)
制作于前述底层介质层
【专利技术属性】
技术研发人员:尚玉玲,段阁飞,李春泉,曾丽珍,侯杏娜,耿龙禄,张晋滔,
申请(专利权)人:桂林电子科技大学,
类型:发明
国别省市:
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。