一种用于制造技术

本发明专利技术公开一种用于

【技术实现步骤摘要】
一种用于ASIC中不定长数据的非对称存取方法


[0001]本专利技术涉及存储
，特别涉及一种用于
ASIC(Application Specific Integrated Circuit
，专用集成电路
)
中不定长数据的非对称存取方法
。

技术介绍

[0002]在一些复杂的电路系统中，数据之间的交互处理尤为复杂
。
对于两个数据位宽不匹配的电路进行数据交互，需要对数据进行存储，截取，拼接，移位等操作；但是对于需要处理的数据位宽不断发生变化的情况，需要通过一种新的电路和方法来解决此项问题，下面给出在
MIPI
‑
PAL GPIO(General
‑
purpose input/output
，通用输入
/
输出口
)
电路中的典型应用示例
。
[0003]如图1所示为对多路
GPIO
信号采样的示意图，对于
PAL GPIO(Protocol Adaptation Layer
，协议适配层
)
在过采样模式下的不同配置，在每一个采样点处捕获的数据位宽是不同的，连续采样的过程中需要对于数据进行存储，过采样模式下的采样是一个连续不可中断的过程，其间产生的大量数据需要利用进行暂存，在每一个采样点处将捕获的数据暂存，由于在每一个采样点处捕获的数据位宽是不定长的，即在每一个时钟周期存储的数据
bit
位宽是不确定的，同时每一个时钟周期将存储的数据读出的
bit
宽度也是不定的，因此亟需一种用于存储不定长数据的方法
。

技术实现思路

[0004]本专利技术的目的在于提供一种用于
ASIC
中不定长数据的非对称存取方法，以解决
技术介绍
中的问题
。
[0005]为解决上述技术问题，本专利技术提供了一种用于
ASIC
中不定长数据的非对称存取方法，包括：
[0006]采用多个读写指针对不定长的数据进行读写操作，每一个指针对应操作存储电路中的一个存储单元；
[0007]明确每个时钟周期写入和读出数据的最大位宽，每次写入数据的最大位宽与每个存储单元的位宽做除法后的结果为写指针的个数，每次读出数据的最大位宽为读指针的个数
。
[0008]在一种实施方式中，对于实际每次写入或读出数据的位宽是不确定的，每一次写入或读出的数据位宽由算法电路计算出，需要一块额外的算法电路来提供每一次读写操作的数据位宽；
[0009]存储电路中的写数据操作，每一个时钟周期通过控制特定个数的写指针数量，向存储中写入特定长度的数据；
[0010]存储电路中的读数据操作，每一个时钟周期通过控制与读出数据位宽相匹配的读指针个数，从存储单元中读出特定长度的数据
。
[0011]在一种实施方式中，所述读写指针的序号从小到大对应一个时钟周期数据的低位
到高位；存储电路中存储单元的个数，也即存储电路的深度需要按照实际的读写速度来进行计算
。
[0012]在一种实施方式中，所述存储电路的存储单元为1比特的位宽，同时一个时钟周期下同时写入最大位宽的数据为4比特；
[0013]在第一个周期下，有效的比特位中的比特0和比特3都是1为存入到存储电路中的有效数据，所以四个写指针同时进行运算，前三个写指针的值都为1，第四个写指针的值为2，表示有两个比特的数据分别写入到存储电路的存储单元0和存储单元1中，下一次的写操作执行时从存储单元2处准备进行下面数据的写入操作；
[0014]在第二个周期下，由于有效的比特位中的比特2和比特3都是1为存入到存储电路中的有效数据，所以四个写指针会同时进行运算，第一个写指针的值为3，后三个写指针的值都为4，表示有2个比特的数据分别写入到存储电路的存储单元2和存储单元3中，下一次的写操作执行时从存储单元4处准备进行下面数据的写入操作
。
[0015]本专利技术提供的一种用于
ASIC
中不定长数据的非对称存取方法，适用于每一个时钟周期或者几个时钟周期比特位宽发生变化的不定长数据进行存储转发，可以实现多种不同应用场景下的两个系统的交互数据位宽不匹配的情况，同时也可以将其用于代替传统的位宽转换电路，通过改变读指针和写指针变成不定长或定长数据的处理来实现多种场景下的数据存储转发
。
附图说明
[0016]图1是
GPIO
信号采样示意图
。
[0017]图2是通用型存储电路的结构示意图
。
[0018]图3是本专利技术提供的不定长数据存储电路结构示意图
。
[0019]图4是本专利技术提供的不定长数据写入存储电路示意图
。
具体实施方式
[0020]以下结合附图和具体实施例对本专利技术提出的一种用于
ASIC
中不定长数据的非对称存取方法作进一步详细说明
。
根据下面说明，本专利技术的优点和特征将更清楚
。
需说明的是，附图均采用非常简化的形式且均使用非精准的比例，仅用以方便
、
明晰地辅助说明本专利技术实施例的目的
。
[0021]如图2所示为通用型的存储电路，在通用型存储电路中有一个读指针和一个写指针，读
、
写指针每次加1，会有固定位宽的数据从存储中读出或写入，利用该通用型存储是无法完成对于不定长数据的读写
。
[0022]本专利技术提供了一种存储电路，用于对不定长数据进行存储转发，如图3所示为用于存储不定长数据的存储电路，该存储电路中采用多个读
、
写指针来对不定长的数据进行读写操作，每一个指针对应操作存储电路中的一个存储单元，需要明确每个时钟周期写入和读出数据的最大位宽，每次写入数据的最大位宽与每个存储单元的位宽做除法后的结果为写指针的个数，每次读出数据的最大位宽为读指针的个数
。
[0023]实际每次写入或读出数据的位宽是不确定的，每一次写入或读出的数据位宽由算法电路计算出，所以需要一块额外的算法电路来提供每一次读写操作的数据位宽；对于存
储电路中的写数据操作，每一个时钟周期通过控制特定个数的写指针数量，来向存储中写入特定长度的数据
。
同样的对于存储的读数据操作，每一个时钟周期通过控制与读出数据位宽相匹配的读指针个数，来从存储单元中读出特定长度的数据
。
其中读写指针的序号从小到大对应一个时钟周期数据的低位到高位
。
存储电路中存储单元的个数，也即存储电路的深度需要按照实际的读写速度来进行计算，设计完成的存储需要根据实际的应用，保证在读写过程中存储电路不会产生向上溢出和向下溢出的问题
。
[0024]如图4所示为不定长数据写入到存储电路中的示例，图示中的存储电路的存储单本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种用于
ASIC
中不定长数据的非对称存取方法，其特征在于，包括：采用多个读写指针对不定长的数据进行读写操作，每一个指针对应操作存储电路中的一个存储单元；明确每个时钟周期写入和读出数据的最大位宽，每次写入数据的最大位宽与每个存储单元的位宽做除法后的结果为写指针的个数，每次读出数据的最大位宽为读指针的个数
。2.
如权利要求1所述的用于
ASIC
中不定长数据的非对称存取方法，其特征在于，对于实际每次写入或读出数据的位宽是不确定的，每一次写入或读出的数据位宽由算法电路计算出，需要一块额外的算法电路来提供每一次读写操作的数据位宽；存储电路中的写数据操作，每一个时钟周期通过控制特定个数的写指针数量，向存储中写入特定长度的数据；存储电路中的读数据操作，每一个时钟周期通过控制与读出数据位宽相匹配的读指针个数，从存储单元中读出特定长度的数据
。3.
如权利要求2所述的用于
ASIC
中不定长数据的非对称存取方法，其特征在于...

【专利技术属性】
技术研发人员：吴光林，程剑平，
申请(专利权)人：上海芯炽科技集团有限公司，
类型：发明
国别省市：