一种可应用于信号链芯片的内部互联总线及控制方法技术

本发明专利技术属于信号链芯片技术领域，公开了一种可应用于信号链芯片的内部互联总线及控制方法，包括：

【技术实现步骤摘要】
一种可应用于信号链芯片的内部互联总线及控制方法


[0001]本专利技术涉及信号链芯片
，更具体地说，涉及一种可应用于信号链芯片的内部互联总线及控制方法
。

技术介绍

[0002]目前基于
arm cpu
的
AMBA
总线由于能直接和
CPU
的总线接口对接起来，而且设计很成熟，很容易被使用
arm cpu
的方案采用，但是在非
arm cpu
的芯片设计来看，如信号链芯片，即使
apb
这套总线还是过于臃肿
。
[0003]AMBA
总线对于需要做扩展和调试变得更加困难，可用户自定义的部分相对较少
。
[0004]信号链芯片的数字部分的总线互联要求简单可靠，对实际的通信效率不太敏感，同时从成本考虑要求面积小
。
[0005]为此，本申请提出一种可应用于信号链芯片的内部互联总线以解决上述存在的问题
。

技术实现思路

[0006]为了解决上述问题，本申请提供一种可应用于信号链芯片的内部互联总线及控制方法
。
[0007]本申请提供的一种可应用于信号链芯片的内部互联总线采用如下的技术方案：
[0008]一种可应用于信号链芯片的内部互联总线，包括：
Master、Slave
和
Arbit
；
[0009]所述
Master
用于接收所述
Slave
的响应并可以主动发起访问；
[0010]所述
Slave
用于执行完成后返回给
Master
响应且只能被动地执行
Master
发来的访问命令；
[0011]当所述
Master
与所述
Slave
的数量各为一个时，所述
Master
与所述
Slave
电连接；
[0012]当所述
Master
的数量大于等于一
、
所述
Slave
的数量大于一时，所述
Slave
与所述
Master
通过所述
Arbit
电连接，同时所述
Slave
与所述
Master
单独电连接
。
[0013]进一步的，当所述
Master
与所述
Slave
直接电连接时，二者的控制方法包括：
Master
的输出的所有信号直接接到
Slave
输入上，
Slave
输出的响应也直接接到
Master
的输入上
。
[0014]进一步的，当所述
Master
与所述
Slave
通过所述
Arbit
电连接时，三者的控制方法包括：
Master
的输出的请求信号
Ibus_req
以及地址信号
Ibus_addr
会被做仲裁处理，处理完的
Ibus_req
和
Ibus_addr
只会给到获得仲裁的
Slave
端口上，其他
Master
的连接信号直接连接到所有的
Slave
输入端口；获得仲裁的
Slave
执行完命令后返回响应的信号经过
Arbit
后给到
Master。
[0015]进一步的，当所述
Master
与所述
Slave
直接电连接时，所述
Master
向所述
Slave
的总线信号包括：
Clk、Resetn、Ibus_w0r1、Ibus_ten_or_one_byte、Ibus_adr
和
Ibus_wdata
；所述
Slave
向所述
Master
的总线信号包括：
Ibus_ack
和
Ibus_rdata。
[0016]进一步的，当所述
Master
与所述
Slave
通过所述
Arbit
电连接时，所述
Master
向所述
Arbit
的总线信号包括：
Ibus_req、Ibus_addr、Ibus_ack、Ibus_rdata
；所述
Arbit
与所述
Slave
的总线信号包括：
Ibus_req、Ibus_addr、Ibus_ack、Ibus_rdata。
[0017]一种可应用于信号链芯片的内部控制方法，方法包括以下步骤：
[0018]S1、
确认系统复位撤销，时钟已经稳定，状态
IDEL
；
[0019]S2、
当有访问请求时，
Master
在时钟上升沿给发出地址，数据等有效信号；
[0020]S3、IBUS
收到有效信号后分析
Master
过来的访问地址属于哪个
Slave
，对应的
Slave
的接口信号
req
会有效，其他
Slave
不会接收到
req
请求，并判断请求地址是否合法；若合法，则进行下一步；若不合法，则直接下个周期返回
ACK
至
S1
步骤；
[0021]S4、
判断请求地址合法后，
Slave
接收到地址，请求或者数据后，开始处理该请求的操作；
[0022]S5、
等待操作执行完毕，操作完毕后进行下一步；若没有进行下一步则确认是否操作完毕，没有操作完毕则继续灯带操作执行完毕；
[0023]S6、Slave
完成操作后回复应答
ack
和读操作的数据；
[0024]S7、Master
收到
ack
和读数据后，结束该访问操作
。
[0025]综上所述，本申请包括以下至少一个有益技术效果：
[0026](1)
通过自定义的通信协议，降低了总线的复杂度；
req(
请求
)
与
ack(
应答
)
的方式可以保证高可靠性的要求；
[0027](2)
通过系统的地址分配可以实现对不同模块的访问，且很容易调整和扩展；简单的设计可以实现直接通过外部的
SPI
或者
I2C
接口转换为内部的总线
(IBUS)本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种可应用于信号链芯片的内部互联总线，其特征在于，包括：
Master(1)、Slave(2)
和
Arbit(3)
；所述
Master(1)
用于接收所述
Slave(2)
的响应并可以主动发起访问；所述
Slave(2)
用于执行完成后返回给
Master(1)
响应且只能被动地执行
Master(1)
发来的访问命令；当所述
Master(1)
与所述
Slave(2)
的数量各为一个时，所述
Master(1)
与所述
Slave(2)
电连接；当所述
Master(1)
的数量大于等于一
、
所述
Slave(2)
的数量大于一时，所述
Slave(2)
与所述
Master(1)
通过所述
Arbit(3)
电连接，同时所述
Slave(2)
与所述
Master(1)
单独电连接
。2.
根据权利要求1所述的一种可应用于信号链芯片的内部互联总线，其特征在于：当所述
Master(1)
与所述
Slave(2)
直接电连接时，二者的控制方法包括：
Master(1)
的输出的所有信号直接接到
Slave(2)
输入上，
Slave(2)
输出的响应也直接接到
Master(1)
的输入上
。3.
根据权利要求1所述的一种可应用于信号链芯片的内部互联总线，其特征在于：当所述
Master(1)
与所述
Slave(2)
通过所述
Arbit(3)
电连接时，三者的控制方法包括：
Master(1)
的输出的请求信号
Ibus_req
以及地址信号
Ibus_addr
会被做仲裁处理，处理完的
Ibus_req
和
Ibus_addr
只会给到获得仲裁的
Slave(2)
端口上，其他
Master(1)
的连接信号直接连接到所有的
Slave(2)
输入端口；获得仲裁的
Slave(2)
执行完命令后返回响应的信号经过
Arbit(3)
后给到
Master(1)。4.
根据权利要求1所述的一种可应用于信号链芯片的内部互联总线，其特征在于：当所述
Master(1...

【专利技术属性】
技术研发人员：高攀，王雅鑫，罗洵，
申请(专利权)人：深圳列拓科技有限公司，
类型：发明
国别省市：