一种自定义处理器外设接口方法及装置制造方法及图纸

本申请提出了一种自定义处理器外设接口方法及装置，本装置包括处理器及软件驱动操作模块，

【技术实现步骤摘要】
一种自定义处理器外设接口方法及装置


[0001]本申请涉及嵌入式计算机
，特别涉及一种自定义处理器外设接口方法及装置
。

技术介绍

[0002]处理器外设接口，指的是处理器芯片内部用于和处理器的外围设备进行通信的接口，它主要负责外围设备数据的寄存
、
缓冲
、
转换，联络，同时还支持中断或者
DMA
管理
。
每种处理器自带的外设接口通常都是固定的，不同的外设接口支持不同的通信协议
。
[0003]在嵌入式板卡的设计过程中，由于一些特殊应用场景和芯片原因，以某国产处理器为例：飞腾处理器自带2路标准
SPI
接口，而用户需要使用3到4路标准
SPI
接口；又或者用户需要使用
SRIO
接口，而处理器不支持
。
为了满足用户需求，这时候就需要在处理器和其他接口之间插入一个专用的接口转换芯片或者桥接芯片，而且不同的接口转换芯片需要针对其开发不同的驱动，这样就增加了板卡设计的难度和使用复杂度
。

技术实现思路

[0004]本申请提供了一种自定义处理器外设接口方法及装置，可用于解决现有技术中处理器外接接口需要专用转换芯片的技术问题
。
[0005]本申请提供一种自定义处理器外设接口装置，装置包括：
[0006]处理器：
[0007]应用于所有支持
PCIE
总线的处理器；
[0008]软件驱动操作模块：
[0009]软件驱动操作模块支持
Linux
和
VxWorks
操作系统；软件驱动操作模块包含驱动模块和标准
API
函数，驱动模块根据
PCIE
总线的不同地址空间来划分各种外设，并加载对应外设接口的驱动，而标准
API
函数将所有外设的数据通信都抽象为标准读写函数；
[0010]PCIE
总线：
[0011]PCIE
总线是连接处理器和
FPGA
模块的总线接口；
[0012]FPGA
模块：
[0013]FPGA
模块包括
FPGA
芯片和软件模块；
[0014]软件模块包括
PCIE DMA
通信模块
、AXI
总线和软件
IP
核；
[0015]其中，
PCIE DMA
通信模块用于处理器和
FPGA
之间的
PCIE
通信数据搬运，并且提供中断控制，以及
FPGA
内部的
AXI
总线接口，用户通过访问
PCIE
地址空间来访问
AXI
总线地址；
[0016]AXI
总线：
[0017]AXI
总线用于连接
PCIE DMA
通信模块和软件
IP
核；软件
IP
核对内接口统一为
AXI
总线接口，用户只需要访问
AXI
总线地址来使用不同的软件
IP
核；
[0018]软件
IP
核：
[0019]软件
IP
核是通过硬件语言编写的各种外设程序封装，软件
IP
核能够由用户自行编
写打包；
[0020]软件
IP
核用于自定义各种外设接口；软件
IP
核由用户自由选择，用户能够通过在
FPGA
程序内添加所需响应数目的软件
IP
核为处理器扩展对应的外设接口；
[0021]FPGA
的管脚能灵活自定义，用户根据需要能将管脚定义为所需
IP
核的接口；多种外设接口统一为
FPGA
管脚
。
[0022]可选的，软件
IP
核包括外设接口通信协议
、
配置参数
、
中断接口和
AXI
总线接口
。
[0023]可选的，外设接口包括
FPGA
模块支持的所有接口
。
[0024]可选的，根据不同的外设接口封装在对应的软件
IP
核内部，设立需求；
[0025]其中，串口需要配置的参数包括波特率
、
停止位
、
校验位；
[0026]而
I2C
外设接口的配置参数需要配置参数包括物理地址
、
通信速率
。
[0027]本申请还提供一种自定义处理器外设接口方法，方法利用本申请提供的装置实现，方法包括：
[0028]加载
FPGA
程序，程序包括
PCIE DMA
通信模块
、AXI
总线和自定义外设软件
IP
核，
FPGA
程序加载完毕后启动处理器；
[0029]处理器启动后加载标准外设接口驱动，并扫描
PCIE
总线上挂载的外设
IP
核对应的地址空间；在识别外设
IP
核后，初始化模块读取
IP
核内部寄存器的初始化参数信息，并对其进行初始化，中断处理模块开始给外设
IP
核进行中断注册；外设接口初始化完成，进入用户使用阶段
。
[0030]用户通过标准
API
函数对外设进行写操作
、
读操作
、
或者也对外设发出的中断操作出响应
。
[0031]当用户对外设执行读写数据操作后，处理器通过
PCIE
总线往
FPGA
发送指令，
FPGA
通过
PCIE DMA
模块将数据搬运至外设的
AXI
总线地址，，外设接收到指令后，开始数据传输
。
[0032]本申请提供的方法通过
FPGA
自定义生成各种外设接口，将原本有限的处理器固定外设自由扩展，节省硬件开销，在驱动编写上可以做到标准化，通用化
。
用户只需要在处理器端调用统一的读写
API
函数就能完成各种外设通信
。
附图说明
[0033]图1是本申请实施例提供的功能框图；
[0034]图2为本申请实施例提供的
FPGA
内部的连接示意图；
[0035]图3是本申请实施例提供的使用的软件
IP
核的基本架构；
[0036]图4是本申请实施例提供的处理器驱动接口定义；
[0037本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种自定义处理器外设接口装置，其特征在于，所述装置包括：处理器：应用于所有支持
PCIE
总线的处理器；软件驱动操作模块：软件驱动操作模块支持
Linux
和
VxWorks
操作系统；软件驱动操作模块包含驱动模块和标准
API
函数，驱动模块根据
PCIE
总线的不同地址空间来划分各种外设，并加载对应外设接口的驱动，而标准
API
函数将所有外设的数据通信都抽象为标准读写函数；
PCIE
总线：
PCIE
总线是连接处理器和
FPGA
模块的总线接口；
FPGA
模块：
FPGA
模块包括
FPGA
芯片和软件模块；软件模块包括
PCIE DMA
通信模块
、AXI
总线和软件
IP
核；其中，
PCIE DMA
通信模块用于处理器和
FPGA
之间的
PCIE
通信数据搬运，并且提供中断控制，以及
FPGA
内部的
AXI
总线接口，用户通过访问
PCIE
地址空间来访问
AXI
总线地址；
AXI
总线：
AXI
总线用于连接
PCIE DMA
通信模块和软件
IP
核；软件
IP
核对内接口统一为
AXI
总线接口，用户只需要访问
AXI
总线地址来使用不同的软件
IP
核；软件
IP
核：软件
IP
核是通过硬件语言编写的各种外设程序封装，软件
IP
核能够由用户自行编写打包；软件
IP
核用于自定义各种外设接口；软件
IP
核由用户自由选择，用户能够通过在
FPGA
程序内添加所需响应数目的外设
IP
核，为处理器扩展对应的外设接口
FPGA
的管脚能灵活自定义，用户根据需要能将管脚...

【专利技术属性】
技术研发人员：赵赟，王德恒，李旭，赵鑫，
申请(专利权)人：中国船舶集团有限公司第七二三研究所，
类型：发明
国别省市：