一种芯片制造技术

本申请提供一种芯片

【技术实现步骤摘要】
一种芯片、动态视觉传感器及输出像素信息的方法


[0001]本申请涉及通信
，尤其涉及一种芯片
、
动态视觉传感器及输出像素信息的方法
。

技术介绍

[0002]目前，动态视觉传感器
(Dynamic Vision Sensor
，
DVS)
的像素阵列接收光照信号进行成像后，将光强值发生变化的像素定义为激活像素，将光强值未发生变化的像素定义为未激活像素
。
针对输出激活像素的像素信息的
DVS
来说，一般包括行仲裁电路和列仲裁电路
。
[0003]基于帧的
DVS
输出激活像素的方法是在行仲裁电路的时钟信号与列仲裁电路的时钟信号同步的情况下，
DVS
输出像素阵列中每个像素的像素信息，但是
DVS
的像素阵列中只有激活像素的像素信息输出后是有效信息，因此
DVS
采用基于帧的输出方法的输出结果数据量较大，输出结果不精确
。

技术实现思路

[0004]有鉴于此，本申请提供一种芯片
、
动态视觉传感器及输出像素信息的方法，以便于准确输出像素阵列中光强值变化的像素的位置信息
。
[0005]第一方面，本申请提供一种芯片，包括：像素阵列和处理电路；所述像素阵列中的每个像素行均包括至少两个像素组，每个像素组包含多个像素；所述处理电路，用于检测到第一像素组中至少一个像素的光强值发生变化时，生成第一信号；其中，所述第一信号包括所述第一像素组在所述像素阵列中的行位置信息；所述第一像素组为所述像素阵列中任一个像素组；所述处理电路，还用于生成第二信号；所述第二信号包括所述第一像素组所在像素行的列位置信息；将所述第一信号
、
所述第二信号发送给像素输出电路；所述第一信号
、
所述第二信号用于使所述像素输出电路输出所述像素阵列中光强值变化的第一像素组的位置信息
。
[0006]相对于现有技术，本申请通过按照像素阵列中像素组方式输出发生光强值变化的像素，可以得到更准确的输出结果
。
[0007]一种可能的设计中，通过如下方式确定所述像素阵列中的每个像素行包括的像素组的数量：针对每个预设的初始组数，基于所述像素阵列的列数
、
像素的位宽和所述像素阵列中所述第一像素组的个数，确定所述初始组数对应的像素数据量；确定各个像素数据量中最小像素数据量对应的初始组数为每个像素行包括的像素组的数量
。
本申请将最小像素数据量确定的初始组数作为每个像素行包括的像素组的数量，可以使得像素输出电路输出的像素组在像素阵列空间中位宽大小更合理，有利于恢复成帧格式
。
[0008]一种可能的设计中，所述像素阵列包括
M*N
个像素，其中，
M
为所述像素阵列的行数，
N
为所述像素阵列的列数，
M
和
N
均为正整数
。
通过对像素阵列的行数和列数进行不同数值的设置，可以得到不同的像素阵列
。
[0009]一种可能的设计中，所述处理电路，具体用于：所述第一像素组中像素变化的光强值大于预设阈值的情况下，确定所述像素的光强值发生变化，所述预设阈值为像素光强值的5％至像素光强值的
30
％中的任一数值
。
所述处理电路中的所述第一信号指示所述第一像素组的光强值发生变化
。
通过对预设阈值进行设置，使得处理电路中生成的第一信号更加准确，进一步的可以更准确的输出发生光强值变化的像素
。
[0010]一种可能的设计中，所述处理电路，具体用于：通过所述第一信号或者所述第二信号将所述第一像素组中每个像素的光强值发送给所述像素输出电路，以使所述像素输出电路输出所述第一像素组中每个像素的光强值
。
通过第一像素组在像素阵列中的位置信息和第一像素组中每个像素的光强值信息结合，使得输出结果更准确
。
[0011]一种可能的设计中，所述处理电路，具体用于：确定所述第一像素组中每个像素的像素信号；其中，所述第一像素组中第一像素的像素信号用于指示所述第一像素的光强值是否发生变化，所述第一像素为所述第一像素组中的任一个像素；对所述第一像素组中每个像素的像素信号进行逻辑计算，得到所述第一信号
。
通过第一像素组中每个像素的像素信号可以得到更加准确的第一信号，进一步的可以更准确的输出发生光强值变化的像素
。
[0012]一种可能的设计中，所述处理电路，具体用于：将所述第一信号发送给像素输出电路之后，接收所述像素输出电路发送的所述第一信号的响应信号；基于所述第一信号的响应信号，将所述第二信号发送给所述像素输出电路
。
通过按照第一信号的响应信号发送第二信号，可以控制像素输出电路的输出速率
。
[0013]一种可能的设计中，所述芯片还包括：行仲裁电路；所述行仲裁电路，用于根据所述第一信号中包括的所述第一像素组在所述像素阵列中的行位置信息，以及第三信号中包括的第二像素组在所述像素阵列中的行位置信息，确定对所述第一信号以及所述第三信号进行处理的先后顺序；按照所述先后顺序对所述第一信号以及所述第三信号进行处理；所述第三信号用于指示所述第二像素组的光强值发生变化；所述第二像素组和所述第一像素组所属的像素行不同
。
[0014]一种可能的设计中，所述行仲裁电路包括：子仲裁器
、
处理器；所述子仲裁器，用于根据所述第一信号中包括的所述第一像素组在所述像素阵列中的行位置信息，以及第三信号中包括的第二像素组在所述像素阵列中的行位置信息，确定对所述第一信号以及所述第三信号进行处理的先后顺序；所述处理器，用于按照所述先后顺序对所述第一信号以及所述第三信号进行处理
。
[0015]一种可能的设计中，所述芯片还包括：行仲裁电路；所述行仲裁电路，用于接收所述处理电路发送的所述第一信号以及至少一个第三信号；所述第三信号用于指示第二像素组的光强值发生变化；所述第二像素组和所述第一像素组所属的像素行不同；分别生成所述第一信号的响应信号
、
所述第三信号的响应信号；确定向所述处理电路发送所述第一信号的响应信号和所述第三信号的响应信号的第一先后顺序；按照所述第一先后顺序向所述处理电路发送所述第一信号的响应信号
、
所述第三信号的响应信号，以使所述处理电路将所述第二信号发送给所述像素输出电路；以及将第四信号发送给所述像素输出电路；所述第四信号包括所述第二像素组所在像素行的列位置信息
。
[0016]本申请通过芯片中的行仲裁电路确定第一信号和第三信号的执行顺序，使得处理电路按照执行顺序向像素输出电路发送第二信号和第四信号，进而可以控制像素输出电路
的输出速率
。...

【技术保护点】

【技术特征摘要】
1.
一种芯片，其特征在于，包括：像素阵列和处理电路；所述像素阵列中的每个像素行均包括至少两个像素组，每个像素组包含多个像素；所述处理电路，用于检测到第一像素组中至少一个像素的光强值发生变化时，生成第一信号；其中，所述第一信号包括所述第一像素组在所述像素阵列中的行位置信息；所述第一像素组为所述像素阵列中任一个像素组；所述处理电路，还用于生成第二信号；所述第二信号包括所述第一像素组所在像素行的列位置信息；将所述第一信号
、
所述第二信号发送给像素输出电路；所述第一信号
、
所述第二信号用于使所述像素输出电路输出所述像素阵列中光强值变化的第一像素组的位置信息
。2.
如权利要求1所述的芯片，其特征在于，通过如下方式确定所述像素阵列中的每个像素行包括的像素组的数量：针对每个预设的初始组数，基于所述像素阵列的列数
、
像素数据的位宽和所述像素阵列中所述第一像素组的个数，确定所述初始组数对应的像素数据量；确定各个像素数据量中最小像素数据量对应的初始组数为每个像素行包括的像素组的数量
。3.
如权利要求1或2所述的芯片，其特征在于，所述像素阵列包括
M*N
个像素，其中，
M
为所述像素阵列的行数，
N
为所述像素阵列的列数，
M
和
N
均为正整数
。4.
如权利要求1‑3任一所述的芯片，其特征在于，所述处理电路，具体用于：所述第一像素组中像素变化的光强值大于预设阈值的情况下，确定所述像素的光强值发生变化，所述预设阈值为像素光强值的5％至像素光强值的
30
％中的任一数值
。5.
如权利要求1‑4任一所述的芯片，其特征在于，所述处理电路中的所述第一信号指示所述第一像素组的光强值发生变化
。6.
如权利要求1‑5任一所述的芯片，其特征在于，所述处理电路，具体用于：通过所述第一信号或者所述第二信号将所述第一像素组中每个像素的光强值发送给所述像素输出电路，以使所述像素输出电路输出所述第一像素组中每个像素的光强值
。7.
如权利要求1‑6任一所述的芯片，其特征在于，所述处理电路，具体用于：确定所述第一像素组中每个像素的像素信号；其中，所述第一像素组中第一像素的像素信号用于指示所述第一像素的光强值是否发生变化，所述第一像素为所述第一像素组中的任一个像素；对所述第一像素组中每个像素的像素信号进行逻辑计算，得到所述第一信号
。8.
如权利要求1‑7任一所述的芯片，其特征在于，所述处理电路，具体用于：将所述第一信号发送给像素输出电路之后，接收所述像素输出电路发送的所述第一信号的响应信号；基于所述第一信号的响应信号，将所述第二信号发送给所述像素输出电路
。9.
如权利要求1‑8任一所述的芯片，其特征在于，所述芯片还包括：行仲裁电路；所述行仲裁电路，用于根据所述第一信号中包括的所述第一像素组在所述像素阵列中的行位置信息，以及第三信号中包括的第二像素组在所述像素阵列中的行位置信息，确定对所述第一信号以及所述第三信号进行处理的先后顺序；按照所述先后顺序对所述第一信号以及所述第三信号进行处理；
所述第三信号用于指示所述第二像素组的光强值发生变化；所述第二像素组和所述第一像素组所属的像素行不同
。10.
如权利要求9所述的芯片，其特征在于，所述行仲裁电路包括：子仲裁器
、
处理器；所述子仲裁器，用于根据所述第一信号中包括的所述第一像素组在所述像素阵列中的行位置信息，以及第三信号中包括的第二像素组在所述像素阵列中的行位置信息，确定对所述第一信号以及所述第三信号进行处理的先后顺序；所述处理器，用于按照所述先后顺序对所述第一信号以及所述第三信号进行处理
。11.
如权利要求1‑8任一所述的芯片，其特征在于，所述芯片还包括：行仲裁电路；所述行仲裁电路，用于接收所述处理电路发送的所述第一信号以及至少一个第三信号；所述第三信号用于指示第二像素组的光强值发生变化；所述第二像素组和所述第一像素组所属的像素行不同；分别生成所述第一信号的响应信号
、
所述第三信号的响应信号；确定向所述处理电路发送所述第一信号的响应信号和所述第三信号的响应信号的第一先后顺序；按照所述第一先后顺序向所述处理电路发送所述第一信号的响应信号
、
所述第三信号的响应信号，以使所述处理电路将所述第二信号发送给所述像素输出电路；以及将第四信号发送给所述像素输出电路；所述第四信号包括所述第二像素组所在像素行的列位置信息
。12.
如权利要求
11
所述的芯片，其特征在于，所述行仲裁电路包括：子仲裁器
、
处理器；所述处理器，用于接收所述处理电路发送的所述第一信号以及所述至少一个第三信号；根据所述第一信号生成第一请求信号；根据所述第三信号生成第二请求信号；所述子仲裁器，用于根据所述处理器发送的所述第一请求信号和所述第二请求信号，确定向所述处理器发送所述第一请求信号的响应信号和所述第二请求信号的响应信号的第二先后顺序；按照所述第二先后顺序向所述处理器发送所述第一请求信号的响应信号
、
所述第二请求信号的响应信号；所述处理器，还用于接收所述子仲裁器发送的所述第一请求信号的响应信号后，对所述第一信号进行处理得到所述第一信号的响应信号；以及接收所述子仲裁器发送的所述第二请求信号的响应信号后，对所述第三信号进行处理得到所述第三信号的响应信号
。13.
如权利要求
11
或
12
所述的芯片，其特征在于，所述行仲裁电路，具体用于：根据所述第一信号中包括的所述第一像素组在所述像素阵列中的行位置信息，以及所述第三信号中包括的所述第二像素组在所述像素阵列中的行位置信息，确定向所述处理电路发送所述第一信号的响应信号和所述第三信号的响应信号的第一先后顺序
。14.
一种动态视觉传感器，其特征在于，包括：如权利要求9‑
10
或权利要求
11
‑
13
任一所述的芯片和像素输出电路；其中，所述行仲裁电路的时钟信号和所述像素输出电路的时钟信号同步
。15.
一种动态视觉传感器，其特征在于，包括：如权利要求1‑8任一所述的芯片
、
像素输出电路；所述像素输出电路包括：行仲裁电路和列选择电路；其中，所述行仲裁电路的时钟信号和所述列选择电路的时钟信号同步；所述行仲裁电路，用于接收所述芯片中的处理电路发送的所述第一信号；根据所述第
一信号确定所述第一像素组在所述像素阵列中的行位置信息；将所述第一像素组在所述像素阵列中的行位置信息发送给所述列选择电路；所述列选择电路，用于接收所述处理电路发送的所述第二信号，以及接收所述行仲裁电路发送的所述第一像素组在所述...

【专利技术属性】
技术研发人员：张子阳，王耀园，刘力源，康磊，廖健行，王瀛，黄鹤鸣，
申请(专利权)人：中国科学院半导体研究所，
类型：发明
国别省市：