修改处理器性能的技术制造技术

本发明专利技术公开了修改处理器性能的技术，具体公开了用于优化处理器组的性能的装置、系统和技术。在至少一个实施例中，方法至少部分地基于组中的其他处理器的性能来增加处理器的时钟频率。钟频率。钟频率。

【技术实现步骤摘要】
修改处理器性能的技术


[0001]至少一个实施例涉及用于执行一个或更多个程序的处理资源。例如，至少一个实施例涉及用于使设备在指定功率预算内运行时提高其性能的处理器或计算系统。

技术介绍

[0002]当不同的多个处理器执行多个操作时(诸如在集群中)时，这些处理器可以以不同的速度运行。在一些情况下，这可导致性能问题，诸如当一个处理器被阻塞，直到另一处理器完成工作时。在一些情况下，组中的最慢处理器减慢了处理器组整体的性能。
附图说明
[0003]图1示出了根据至少一个实施例的表示数据中心内的控制器与处理器之间的关系以优化处理器性能的框图；
[0004]图2示出了根据至少一个实施例的表示控制器与处理器实例和/或核心之间的关系以优化处理器性能的框图；
[0005]图3示出了根据至少一个实施例的在修改之前和修改之后的处理器组中的处理器；
[0006]图4示出了根据至少一个实施例的用于设置目标时钟频率的过程；
[0007]图5示出了根据至少一个实施例的用于在不超过功率预算的情况下增大和减小时钟频率的过程；
[0008]图6示出了根据至少一个实施例的分布式系统；
[0009]图7示出了根据至少一个实施例的示例性数据中心；
[0010]图8示出了根据至少一个实施例的客户端
‑
服务器网络；
[0011]图9示出了根据至少一个实施例的计算机网络的示例；
[0012]图10A示出了根据至少一个实施例的联网计算机系统；
[0013]图10B示出了根据至少一个实施例的联网计算机系统；
[0014]图10C示出了根据至少一个实施例的联网计算机系统；
[0015]图11示出了根据至少一个实施例的系统环境的一个或更多个组件，在该系统环境中，服务可被提供为第三方网络服务；
[0016]图12示出了根据至少一个实施例的云计算环境；
[0017]图13示出了根据至少一个实施例的由云计算环境提供的一组功能抽象层；
[0018]图14示出了根据至少一个实施例的在芯片级的超级计算机；
[0019]图15示出了根据至少一个实施例的在机架模块级处的超级计算机；
[0020]图16示出了根据至少一个实施例的在机架级处的超级计算机；
[0021]图17示出了根据至少一个实施例的在整个系统级的超级计算机；
[0022]图18A示出了根据至少一个实施例的推理和/或训练逻辑；
[0023]图18B示出了根据至少一个实施例的推理和/或训练逻辑；
[0024]图19示出了根据至少一个实施例的神经网络的训练和部署；
[0025]图20示出了根据至少一个实施例的网络系统的架构；
[0026]图21示出了根据至少一个实施例的网络系统的架构；
[0027]图22示出了根据至少一个实施例的控制平面协议栈；
[0028]图23示出了根据至少一个实施例的用户平面协议栈；
[0029]图24示出了根据至少一个实施例的核心网的组件；
[0030]图25示出了根据至少一个实施例的支持网络功能虚拟化(NFV)的系统的组件；
[0031]图26示出了根据至少一个实施例的处理系统；
[0032]图27示出了根据至少一个实施例的计算机系统；
[0033]图28示出了根据至少一个实施例的系统；
[0034]图29示出了根据至少一个实施例的示例性集成电路；
[0035]图30示出了根据至少一个实施例的计算系统；
[0036]图31示出了根据至少一个实施例的APU；
[0037]图32示出了根据至少一个实施例的CPU；
[0038]图33示出了根据至少一个实施例的示例性加速器集成切片；
[0039]图34A和图34B示出了根据至少一个实施例的示例性图形处理器；
[0040]图35A示出了根据至少一个实施例的图形核心；
[0041]图35B示出了根据至少一个实施例的GPGPU；
[0042]图36A示出了根据至少一个实施例的并行处理器；
[0043]图36B示出了根据至少一个实施例的处理集群；
[0044]图36C示出了根据至少一个实施例的图形多处理器；
[0045]图37示出了根据至少一个实施例的编程平台的软件栈；
[0046]图38示出了根据至少一个实施例的图37的软件栈的CUDA实现；
[0047]图39示出了根据至少一个实施例的图37的软件栈的ROCm实现；
[0048]图40示出了根据至少一个实施例的图37的软件栈的OpenCL实现方式；
[0049]图41示出了根据至少一个实施例的由编程平台支持的软件；以及
[0050]图42示出了根据至少一个实施例的用于在图37
‑
40的编程平台上执行的编译代码。
具体实施方式
[0051]在以下描述中，阐述了许多具体细节以便提供对至少一个实施例的更透彻理解。然而，对于本领域技术人员将显而易见的是，可以在没有这些具体细节中的一个或更多个的情况下实践本专利技术构思，并且可以组合本文描述的任何两个或更多个实施例。
[0052]图1示出了根据至少一个实施例的至少部分地表示数据中心内的控制器与处理器之间的关系以优化一组处理器的总体性能的框图100。在至少一个实施例中，结合图1所描述的一个或更多个实施例的一个或更多个方面与本文描述的一个或更多个实施例(包括至少结合图2
‑
5描述的实施例)的一个或更多个方面进行组合。在至少一个实施例中，优化一组处理器(诸如处理器104a
‑
n)的总体性能包括：增加该组处理器中具有最慢时钟频率的一个或更多个处理器的时钟频率，并且将该时钟频率增加到指定工作范围内。在至少一个实
施例中，优化一组处理器的总体性能包括：减小该组处理器的一个或更多个时钟频率以避免超过那些处理器的功耗预算。在至少一个实施例中，增加一组中的一个或更多个处理器的时钟频率以及减小该组中的一个或更多个其他处理器的时钟频率允许相同应用程序比在没有增加时钟频率的情况下更快地并行运行。在至少一个实施例中，增加一组中的一个或更多个处理器的时钟频率以及减小该组中的一个或更多个其他处理器的时钟频率提高了该组处理器的总体性能。在至少一个实施例中，指定的工作范围是基于由模型(诸如时钟速度模型106a)输出的目标时钟频率，其在本文中至少结合图1进一步描述。在至少一个实施例中，优化处理器104a
‑
n的性能包括同步那些处理器的时钟速度(频率)。
[0053]在至少一个实施例中，图100包括控制器102、处理器104a
‑
n、模型106a
‑
n、数据中心108、以及最大频率模块110。在至少一个实施例中，控制器102通信地连接到处理器104a
‑
n中的一个或更多个处理器。本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种处理器，包括：多个处理核心，其中所述多个处理核心中的一个或更多个处理核心的第一时钟频率将被增加至所述一个或更多个处理核心的指定工作范围内，并且一个或更多个其他处理核心的至少第二时钟频率将被减小以避免超过处理器的功耗预算。2.如权利要求1所述的处理器，其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于功率限制的。3.如权利要求1所述的处理器，其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于活动值的。4.如权利要求1所述的处理器，其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于温度值的。5.如权利要求1所述的处理器，其中至少部分地基于处理核心的数量，所述第一时钟频率将被增加，而所述第二时钟频率将被减小。6.如权利要求1所述的处理器，其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于由所述一个或更多个处理核心和所述一个或更多个其他处理核心所报告的电压值的。7.如权利要求1所述的处理器，其中所述第一时钟频率的增加以及所述第二时钟频率的减小是至少部分地基于由所述一个或更多个处理核心和所述一个或更多个其他处理核心计算出的目标时钟频率的。8.一种计算机实现的方法，包括：将一个或更多个处理核心的第一时钟频率增加至所述一个或更多个处理核心的指定工作范围内；以及减小一个或更多个其他处理核心的第二时钟频率，以避免超过处理器的功耗预算。9.如权利要求8所述的方法，其中增加所述第一时钟频率以及减小所述第二时钟频率是至少部分地基于每个处理核心的功率限制的。10.如权利要求8所述的方法，其中增加所述第一时钟频率以及减小所述第二时钟频率是至少部分地基于在所述处理核心中的一个或更多个处理核心和所述其他处理核心中的一个或更多个其他处理核心上测量的一个或更多个活动值的。11.如权利要求8所述的方法，其中增加所述第一时钟频率以及减小所述第二时钟频率是至少部分地基于在所述处理核心中的一个或更多个处理核心和所述其他处理核心中的一个或更多个其他处理核心上测量的一个或更多个温度值的。12.如权利要求8所述的方法，其中增加所述第一时钟频率是至少部分地基于所述第二时钟频率的减小的。13.如权利要求8所述的方法，其中增加所述第一时钟频率以及减小所述第二时钟频率将提高应用程序的性能。14.如权利要求8所述的方法，其中增加所述第一时钟频率是至少部分地基于由所述一个或更多个处理核心执行的函数的，并且减小所述第二时钟频率是至少部分地基于由所述一个或更多个其他处理核心执行的函数的。15.一种系统，包括：多个处理核心，其中所述多个处理核心中的一个或更多个处理核心的第一时钟频率将
...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：辉达公司，
类型：发明
国别省市：