基准电压电路制造技术

本发明专利技术公开了一种基准电压电路

【技术实现步骤摘要】
基准电压电路、电源管理芯片和电器设备


[0001]本专利技术涉及电器设备
，尤其涉及一种基准电压电路
、
一种电源管理芯片和一种电器设备
。

技术介绍

[0002]基准电压电路是模拟集成电路的关键模块，尤其是在电源管理芯片中，基准电压性能直接决定该芯片性能
。
基准电压的产生方式较多，有带隙电压基准电路
、
齐纳电压基准电路和耗尽型电压基准电路等
。
其中，耗尽型电压基准电路利用耗尽型
NMOS
管和增强型
NMOS
管的阈值电压的负温度特性实现近似零温漂的基准电压，电路所需器件较少，电路功耗较低，无需启动电路，所占芯片面积也较小，在对功耗要求苛刻的电源管理单元
(PMU
，
Power Management Unit)
或电源管理芯片
(PMIC
，
Power Management Integrated Circuit)
中较受青睐
。
[0003]但是，在耗尽型电压基准电路中，耗尽型
NMOS
管的漏极直接连接在电源电压，电源电压的变化会导致耗尽型
NMOS
管产生沟道调制效应，影响所生成的电流大小，从而影响基准电压的数值，另外，耗尽型
NMOS
管存在衬偏效应，也会导致基准电压值产生偏差
。

技术实现思路

[0004]本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一
。
为此，本专利技术的第一个目的在于提出一种基准电压电路，通过第二
MOS
管连接在第一
MOS
管的漏极来抑制第一
MOS
管的漏极电压的变化，从而抑制因电源电压变化而导致的第一
MOS
管的沟道调制效应，同时将第一
MOS
管与第三
MOS
管拆分在两个支路，避免第一
MOS
管的衬偏效应对第三
MOS
管性能的影响，保证了第一基准电压的稳定输出
。
[0005]本专利技术的第二个目的在于提出一种电源管理芯片
。
[0006]本专利技术的第三个目的在于提出一种电器设备
。
[0007]为达到上述目的，本专利技术第一方面实施例提出了一种基准电压电路，包括：第一
MOS
（
Metal
‑
Oxide
‑
Semiconductor Field
‑
Effect Transistor,
金属
‑
氧化物半导体场效应晶体管）管，第一
MOS
管的栅极和源极接地；第二
MOS
管，第二
MOS
管的源极与第一
MOS
管的漏极相连；电流镜，电流镜的第一端与第一
MOS
管的漏极相连，电流镜的第二端与第二
MOS
管的漏极相连；第三
MOS
管，第三
MOS
管的漏极分别与电流镜的第三端
、
第三
MOS
管的栅极
、
第二
MOS
管的栅极
、
基准电压电路的第一电压输出端相连，第三
MOS
管的源极接地；其中，第一
MOS
管用于产生电流，电流镜用于将电流镜像至第三
MOS
管，第三
MOS
管用于基于镜像后的电流在第一电压输出端生成第一基准电压；第二
MOS
管用于抑制第一
MOS
管的沟道调制效应
。
[0008]根据本专利技术实施例的基准电压电路，第一
MOS
管的栅极和源极接地；第二
MOS
管，第二
MOS
管的源极与第一
MOS
管的漏极相连，电流镜的第一端与第一
MOS
管的漏极相连，电流镜的第二端与第二
MOS
管的漏极相连，第三
MOS
管的漏极分别与电流镜的第三端
、
第三
MOS
管的栅极
、
第二
MOS
管的栅极
、
基准电压电路的第一电压输出端相连，第三
MOS
管的源极接地，第
一
MOS
管用于产生电流，电流镜用于将电流镜像至第三
MOS
管，第三
MOS
管用于基于镜像后的电流在第一电压输出端生成第一基准电压，第二
MOS
管用于抑制第一
MOS
管的沟道调制效应
。
由此，该电路通过第二
MOS
管连接在第一
MOS
管的漏极来抑制第一
MOS
管的漏极电压的变化，从而抑制因电源电压变化而导致的第一
MOS
管
M1
的沟道调制效应，同时将第一
MOS
管与第三
MOS
管拆分在两个支路，避免第一
MOS
管的衬偏效应对第三
MOS
管性能的影响，保证了第一基准电压的稳定输出
。
[0009]另外，根据本专利技术上述实施例的基准电压电路，还可以具有如下的附加技术特征：根据本专利技术的一个实施例，基准电压电路还包括：第四
MOS
管，第四
MOS
管的漏极分别与电流镜的第三端
、
第四
MOS
管的栅极和基准电压电路的第二电压输出端相连，第四
MOS
管的源极与第三
MOS
管的漏极相连；其中，电流镜还用于将电流镜像至第三
MOS
管和第四
MOS
管，第三
MOS
管用于基于镜像后的电流在第一电压输出端生成第一基准电压，第四
MOS
管用于基于镜像后的电流在第二电压输出端生成第二基准电压
。
[0010]根据本专利技术的一个实施例，第一
MOS
管和第二
MOS
管为耗尽型
NMOS
（
N
‑
Metal
‑
Oxide
‑
Semiconductor
，
N
型金属
‑
氧化物
‑
半导体）管，第三
MOS
管和第四
MOS
管为增强型
NMOS
管
。
[0011]根据本专利技术的一个实施例，第三
MOS
管和第四
MOS
管的尺寸本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种基准电压电路，其特征在于，包括：第一
MOS
管，所述第一
MOS
管的栅极和源极接地；第二
MOS
管，所述第二
MOS
管的源极与所述第一
MOS
管的漏极相连；电流镜，所述电流镜的第一端与所述第一
MOS
管的漏极相连，所述电流镜的第二端与所述第二
MOS
管的漏极相连；第三
MOS
管，所述第三
MOS
管的漏极分别与所述电流镜的第三端
、
所述第三
MOS
管的栅极
、
所述第二
MOS
管的栅极
、
所述基准电压电路的第一电压输出端相连，所述第三
MOS
管的源极接地；其中，所述第一
MOS
管用于产生电流，所述电流镜用于将所述电流镜像至所述第三
MOS
管，所述第三
MOS
管用于基于镜像后的电流在所述第一电压输出端生成第一基准电压；所述第二
MOS
管用于抑制所述第一
MOS
管的沟道调制效应
。2.
根据权利要求1所述的基准电压电路，其特征在于，所述基准电压电路还包括：第四
MOS
管，所述第四
MOS
管的漏极分别与所述电流镜的第三端
、
所述第四
MOS
管的栅极和所述基准电压电路的第二电压输出端相连，所述第四
MOS
管的源极与所述第三
MOS
管的漏极相连；其中，所述电流镜还用于将所述电流镜像至所述第三
MOS
管和所述第四
MOS
管，所述第三
MOS
管用于基于镜像后的电流在所述第一电压输出端生成第一基准电压，所述第四
MOS
管用于基于镜像后的电流在所述第二电压输出端生成第二基准电压
。3.
根据权利要求2所述的基准电压电路，其特征在于，所述第一
MOS
管和所述第二
MOS
管为耗尽型
NMOS
管，所述第三
MOS
管和所述第四
MOS
管为增强型
NMOS
管
。4.
根...

【专利技术属性】
技术研发人员：高亚超，陈洪波，
申请(专利权)人：苏州萨沙迈半导体有限公司上海萨沙迈半导体有限公司合肥智芯半导体有限公司，
类型：发明
国别省市：