一种基于制造技术

本发明专利技术公开了一种基于

【技术实现步骤摘要】
一种基于FPGA的虚拟EEPROM设备


[0001]本专利技术属于嵌入式
，具体涉及一种基于
FPGA
的虚拟
EEPROM
设备
。

技术介绍

[0002]EEPROM(Electrically Erasable Programmable read only memory)
即带电可擦可编程只读存储器，它的特点是掉电后数据不丢失，在嵌入式领域经常作为各类芯片的配置固件存储器
。
但大多数芯片只能读取
EEPROM
的内部固件，而无法对其进行修改，而且不同的芯片对
EEPROM
的参数需求也不一样
。
在某些特定场景下，需要修改
EEPROM
固件又或者需要更换更大容量的
EEPROM
，只能把板卡上的
EEPROM
拆卸下来，用专用的工具进行烧写后再焊接回板卡，这样很容易对芯片造成损坏并给工程师带来很多不便
。

技术实现思路

[0003]为了克服现有技术的不足，本专利技术提供了一种基于
FPGA
的虚拟
EEPROM
设备，可以通过
FPGA
自带的
RAM
资源模拟一个到多个
EEPROM
设备，同传统物理
EEPROM
芯片比较，虚拟
EEPROM
的数据和参数存储在
FPGA
挂载的
FLASH
内部，掉电后数据同样不会消失
。
而且可以实时在线修改
EEPROM
的数目
、
地址
、
数据
、
存储空间，并通过软件对其数据进行校验
。
利用本专利技术替代传统
EEPROM
芯片，在更改
EEPROM
数据时无需拆卸芯片；无需
EERPOM
烧写设备；使用起来更灵活，更快捷，更可靠
。
[0004]本专利技术解决其技术问题所采用的技术方案如下：
[0005]一种基于
FPGA
的虚拟
EEPROM
设备，包括
RAM
模块
、
配置模块和控制模块；
[0006]RAM
模块
、
配置模块和控制模块被封装成一个
IP
核用于生成虚拟
EEPROM
设备；
[0007]所述虚拟
EEPROM
设备拥有双向接口，一端由
FPGA
内部
AXI
总线控制，一端通过
I2C
总线连接外部设备；
[0008]所述
RAM
模块提供虚拟
EEPROM
设备存储空间；
[0009]所述配置模块负责虚拟
EEPROM
设备参数设定，通过用户设置的虚拟
EEPROM
数目
、
物理地址
、
存储空间将
RAM
模块资源进行划分，用于生成用户所需的各类虚拟
EEPROM
设备；
[0010]所述控制模块接收外部接口输入的信息，根据获取的物理地址把外部接口通道同对应虚拟
EEPROM
设备连接；控制模块把外部接口的
EEPROM
读写操作转换成对应
RAM
模块的读写操作，同时也支持
FPGA
内部
AXI
总线控制读写；
[0011]优选地，所述控制模块支持
EEPROM
芯片单个字写入
、
页写入
、
随机读取和序列读取操作
。
[0012]优选地，所述虚拟
EEPROM
设备包括一个
IP
核
UI
界面，用户能够通过
UI
界面填写自己所需的
EEPROM
数目和地址
。
[0013]优选地，所述虚拟
EEPROM
设备为用户提供了
API
函数接口，用户通过程序可更改虚拟
EEPROM
存储空间和存储数据
。
[0014]优选地，所述虚拟
EEPROM
设备支持用户上电阶段实时修改虚拟
EEPROM
设备内部数
据和参数，同时也支持掉电存储功能
。
[0015]优选地，所述虚拟
EEPROM
设备支持数据校验功能，用户能够实时对读写数据进行校验
。
[0016]本专利技术的有益效果如下：
[0017]本专利技术提供了一种虚拟的
EEPROM
设备，无需拆卸即可实时更新数据，并能同时生成多个不同容量的
EEPROM
以适应用户的不同需求；相对物理意义上的传统
EEPROM
芯片，本专利技术的快捷性
、
灵活性和方便程度都有提升
。
附图说明
[0018]图1是本专利技术使用的软件
IP
核的基本架构
。
[0019]图2是本专利技术封装
IP
核的
UI
界面
。
[0020]图3是本专利技术
API
函数接口
。
[0021]图4是本专利技术标准使用流程图
。
具体实施方式
[0022]下面结合附图和实施例对本专利技术进一步说明
。
[0023]基于现有
EEPROM
芯片一些应用缺点，本专利技术提出了一种基于
FPGA
的虚拟
EEPROM
设备，可以通过
FPGA
生成的多个虚拟
EEPROM
设备取代传统
EEPROM
芯片；本专利技术可以用于存储各类芯片需求的固件和数据，同时能对虚拟
EEPROM
的数目
、
地址
、
存储数据
、
存储空间大小进行实时修改，并通过软件对
EEPROM
存储的数据进行校验
。
[0024]本专利技术提出的基于
FPGA
的虚拟
EEPROM
设备，包括：
[0025]RAM
模块，配置模块，控制模块；
[0026]以上三个模块被封装成一个
IP
核用于生成虚拟
EEPROM
设备
。
[0027]该虚拟
EEPROM
设备拥有双向接口，一端由
FPGA
内部
AXI...

【技术保护点】

【技术特征摘要】
1.
一种基于
FPGA
的虚拟
EEPROM
设备，其特征在于，包括
RAM
模块
、
配置模块和控制模块；
RAM
模块
、
配置模块和控制模块被封装成一个
IP
核用于生成虚拟
EEPROM
设备；所述虚拟
EEPROM
设备拥有双向接口，一端由
FPGA
内部
AXI
总线控制，一端通过
I2C
总线连接外部设备；所述
RAM
模块提供虚拟
EEPROM
设备存储空间；所述配置模块负责虚拟
EEPROM
设备参数设定，通过用户设置的虚拟
EEPROM
数目
、
物理地址
、
存储空间将
RAM
模块资源进行划分，用于生成用户所需的各类虚拟
EEPROM
设备；所述控制模块接收外部接口输入的信息，根据获取的物理地址把外部接口通道同对应虚拟
EEPROM
设备连接；控制模块把外部接口的
EEPROM
读写操作转换成对应
RAM
模块的读写操作，同时也支持
FPGA
内部
AXI
总线控制读写
。2.
根据权利要求1所述的一种基于
FPGA
的虚拟
EEPROM

【专利技术属性】
技术研发人员：赵赟，王德恒，李旭，赵鑫，
申请(专利权)人：中国船舶集团有限公司第七二三研究所，
类型：发明
国别省市：