用于芯片制造技术

本发明专利技术涉及芯片测试技术领域，尤其涉及用于芯片

【技术实现步骤摘要】
用于芯片FT和CP测试用信号传输参数预测方法


[0001]本专利技术涉及芯片测试
，尤其涉及用于芯片
FT
和
CP
测试用信号传输参数预测方法
。

技术介绍

[0002]测试过程中，测试机台（
Tester
）和待测芯片的连接关系存于测试通道列表（
Pinlist
）中，测试通道列表是用于显示待测芯片管脚和传输测试信号通道（
Tester Channel
）之间的连接关系以及关键信息的列表；测试通道列表的相关参数对测试工程师在编写芯片测试程序的过程有重要作用；芯片测试开始前，需要給测试机台输入测试程序，测试程序内需要包括：
1、
每个待测芯片的每一个管脚和测试机台之间的通道连接关系；
2、
每一个连接关系都需要提供对应的线路通道的长度；其中，线路通道的长度分列出
PCB
的外层线长
、
内层线长和阻抗匹配的等效线长
、
信号传输的延迟时间
、
传输线对应的容值
。
[0003]这些数据都需要准确的输入测试机台，以保证测试机台发出激励信号后，能准确判断测试机台接收到的返回信号的正确性；测试通道列表可以极大提高测试工程师编程的效率，也可以提供测试过程中
Debug
的一个重要判断依据
。
[0004]芯片测试发展到目前，大多是一次多个芯片测试，即多待测芯片测试；所以，快速准确的提供多待测芯片测试完整的测试通道列表，快速的提供相应数据，对芯片测试的快速完成更加至关重要
。

技术实现思路

[0005]针对现有方法的不足，本专利技术解决现有芯片
Debug
测试过程中无法准确得到信号线的相当长度
、
信号传输延迟和寄生电容值，从而影响
Debug
测试效率的问题
。
[0006]本专利技术所采用的技术方案是：用于芯片
FT
和
CP
测试用信号传输参数预测方法包括以下步骤：利用信号线的外层长度和内层长度，通过多元数据线性分析法预测信号线相当长度
、
信号延迟和寄生电容值
。
[0007]进一步的，信号线的相当长度公式为：相当长度
=
外层长度
+
内层长度
*
第一系数
+
元件长度
*
第二系数
。
[0008]进一步的，信号线的信号延迟公式为：信号延迟
=
相当长度
÷
第三系数
。
[0009]进一步的，信号线的寄生电容公式为：寄生电容
=
外层长度
*
第四系数
+
内层长度
*
第五系数
。
[0010]进一步的，外层长度为信号线分层长度报告中层名为
TOP
或
BOTTOM
时对应的拉线长度
。
[0011]进一步的，内层长度为信号线分层长度报告中层名不为
TOP
和
BOTTOM
时对应的拉线长度
。
[0012]进一步的，信号线的外层长度和内层长度是通过测试机台数据模型
、
元器件管脚报告
、
信号线分层长度报告
、Allegro
报告和电源和地报告关联得到
。
[0013]试机台数据模型包括参数：测试信号通道和网络名称；元器件管脚报告包括：元器件位号
、
元器件管脚号
、
元器件型号
、
元器件管脚类型
、
元器件管脚名称
、
网络名称；信号线分层长度报告包括：网络名称
、
层名称和拉线长度；
Allegro
报告包括网络名称和网络管脚；电源和地报告包括：设计文件电源
/
地和输出报告电源
/
地
。
[0014]进一步的，测试机台数据模型
、
元器件管脚报告
、
信号线分层长度报告
、Allegro
报告和电源和地报告是利用
Skill
工具从
FT&CP PCB
的设计文件中获取
。
[0015]进一步的，第一系数
、
第二系数
、
第三系数
、
第四系数和第五系数是通过
EDA
仿真测试不同信号线的外层长度和内层长度对应的相当长度
、
信号延迟
、
寄生电容拟合得到
。
[0016]本专利技术的有益效果：
1、
本专利技术通过多元数据线性分析法预测信号线相当长度
、
信号延迟和寄生电容值，为芯片
debug
测试提供依据，从而提高
debug
的效率；
2、
提高芯片测试的一次性良率
、
降低单颗芯片成本
、
加快芯片上市速度
。
附图说明
[0017]图1是本专利技术的用于芯片
FT
和
CP
测试用信号传输参数预测方法流程图
。
具体实施方式
[0018]下面结合附图和实施例对本专利技术作进一步说明，此图为简化的示意图，仅以示意方式说明本专利技术的基本结构，因此其仅显示与本专利技术有关的构成
。
[0019]如图1所示，用于芯片
FT
和
CP
测试用信号传输参数预测方法包括以下步骤：获取测试机台数据模型；目前国内外用于芯片测试的测试机台的型号有数十种；每个型号又有不同的配置，导致每个测试机台的通道数据都可能不一样；表1采用
V93k
测试机台数据模型，格式如下：表1：
V93k
测试机台数据模型
[0020]当第一次使用该测试机台时，程序会自动学习记忆读入该测试机台的数据模型；以后使用不同的测试机台都会采用学习记忆的方式写入对应的测试机台模型；当再次使用到该测试时，程序会智能化的调用已经存在的测试机台模型，进行后续计算
。
[0021]下面是另外两个不同的测试机台模型数据表
。
[0022]表2：
Tuf
测试机台数据模型
[0023]表3：
TJ750 测试机台数据模型
[0024]获取传输参数数据模型；通过
Skill
工具，从
FT&CP PCB
的设计文件内提取以下数据文件：包括元器件管脚报告
、
信号线分层长本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
用于芯片
FT
和
CP
测试用信号传输参数预测方法，其特征在于，包括以下步骤：利用信号线的外层长度和内层长度，通过多元数据线性分析法预测信号线相当长度
、
信号延迟和寄生电容值
。2.
根据权利要求1所述的用于芯片
FT
和
CP
测试用信号传输参数预测方法，其特征在于，信号线的相当长度公式为：相当长度
=
外层长度
+
内层长度
*
第一系数
+
元件长度
*
第二系数
。3.
根据权利要求1所述的用于芯片
FT
和
CP
测试用信号传输参数预测方法，其特征在于，信号线的信号延迟公式为：信号延迟
=
相当长度
÷
第三系数
。4.
根据权利要求1所述的用于芯片
FT
和
CP
测试用信号传输参数预测方法，其特征在于，信号线的寄生电容公式为：寄生电容
=
外层长度
*
第四系数
+
内层长度
*
第五系数
。5.
根据权利要求1所述的用于芯片
FT
和
CP
测试用信号传输参数预测方法，其特征在于，外层长度为信号线分层长度报告中层名为
TOP
或
BOTTOM
时对应的拉线长度
。6.
根据...

【专利技术属性】
技术研发人员：孙志武，杨阳，
申请(专利权)人：零壹半导体技术常州有限公司，
类型：发明
国别省市：