异构多核制造技术

本申请涉及一种异构多核

【技术实现步骤摘要】
异构多核SOC芯片调试方法和装置


[0001]本申请涉及计算机系统设计和调试
，特别是涉及一种异构多核
SOC
芯片调试方法和装置
。

技术介绍

[0002]异构多核
SOC
芯片
(System on a Chip
，系统级芯片
)
是一种集成多个不同架构处理单元内核的处理器，与单核处理器相比，异构多核处理器具有运算速率更快及功率利用效率更高等优点，这是由于可以对不同的计算任务选择最合适的内核来执行
。
但是异构多核处理器的调试也更为复杂，因为需要处理不同内核之间的交互和协调，以及对各类内核的调试方式和工具的支持
。
相比单核系统，异构多核处理器在提高性能的同时，也带来了更大的调试难度
。
[0003]JTAG(Joint Test Action Group
，联合测试工作组
)
接口是一种标准的通讯口，主要用于芯片内部的测试和调试
。
标准的
JTAG
接口一般本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种异构多核
SOC
芯片调试方法，其特征在于，包括步骤：配置异构多核
SOC
芯片的第一复用引脚的电平值；对所述异构多核
SOC
芯片进行上电复位，锁存所述第一复用引脚的电平值；所述第一复用引脚的电平值为所述异构多核
SOC
芯片的第一调试使能信号；根据所述第一调试使能信号对所述异构多核
SOC
芯片进行调试；所述第一调试使能信号用于指示开启或关闭所述异构多核
SOC
芯片的
CPUIP
核的调试
。2.
根据权利要求1所述的异构多核
SOC
芯片调试方法，其特征在于，还包括步骤：配置异构多核
SOC
芯片的第二复用引脚的电平值；对所述异构多核
SOC
芯片进行上电复位，锁存所述第二复用引脚的电平值；所述第二复用引脚的电平值为所述异构多核
SOC
芯片的第二调试使能信号；根据所述第一调试使能信号和所述第二调试使能信号对所述异构多核
SOC
芯片进行调试；所述第二调试使能信号用于指示所述异构多核
SOC
芯片的自研
CPU
核和所述
CPU IP
核的调试方式，所述调试方式包括单独调试和非单独调试
。3.
根据权利要求1所述的异构多核
SOC
芯片调试方法，其特征在于，当所述第一调试使能信号指示关闭所述
CPU IP
核的调试时，根据所述第一调试使能信号对所述异构多核
SOC
芯片进行调试的步骤，包括：接收来自
JTAG
调试接口的调试信号；解析所述调试信号，获得调试指令；将所述调试指令进行锁存译码，获得总线控制信号；根据所述总线控制信号对所述异构多核
SOC
芯片的自研
CPU
核进行调试
。4.
根据权利要求2所述的异构多核
SOC
芯片调试方法，其特征在于，当所述第一调试使能信号指示开启所述
CPU IP
核的调试，且所述第二调试使能信号指示使用非单独调试的调试方式时，根据所述第一调试使能信号和所述第二调试使能信号对所述异构多核
SOC
芯片进行调试的步骤为：对所述自研
CPU
核和所述
CPU IP
核进行分时调制
。5.
根据权利要求2所述的异构多核
SOC
芯片调试方法，其特征在于，当所述第一调试使能信号指示开启所述
CPU IP
核的调试，且所述第二调试使能信号指示使用单独调试的调试方式时，根据所述第一调试使能信号和所述第二调试使能信号对所述异构多核
SOC
芯片进行调试的步骤，包括：接收来自
JTAG
调试接口的调试信号；解析所述...

【专利技术属性】
技术研发人员：龚国辉，刘子瑜，伍玉良，王永庆，艾明哲，
申请(专利权)人：湖南长城银河科技有限公司，
类型：发明
国别省市：