接口控制器的验证方法技术

本申请涉及芯片验证技术领域，公开了接口控制器的验证方法

【技术实现步骤摘要】
接口控制器的验证方法、平台、装置、设备及存储介质


[0001]本申请涉及芯片验证
，具体涉及接口控制器的验证方法
、
平台
、
装置
、
设备及存储介质
。

技术介绍

[0002]在大型的系统级芯片
(system on chip
，
soc)
项目中，通常需要调试接口用于外部调试芯片内部工作状态
。
目前业界多会在芯片故障后，通过作为调试接口的联合测试行动小组
(joint test action group
，
jtag)
接口访问到芯片的内部状态，这就对
jtag
接口控制器验证的完备性提出了高要求
。
[0003]现有技术中通常基于通用验证方法学
(Universal Verification Methodology
，
UVM)
搭建验证平台，通过验证平台向激励发生器
(sequencer)
中驱动携带
jt本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种接口控制器的验证方法，其特征在于，应用于接口控制器的验证平台，所述接口控制器的验证平台包括第一内部状态机，所述第一内部状态机用于指示接口控制器的状态，所述方法包括：接收基于第一协议的激励，对所述激励进行协议格式转换，得到基于目标协议的目标激励；获取所述目标激励对应的输入信号序列；所述输入信号序列为根据所述目标激励以及第一内部状态机的状态生成的信号序列；根据所述输入信号序列，驱动至少一个待测设计，以得到所述待测设计的实际输出结果；所述待测设计是根据接口控制器的各个功能设计的；根据所述输入信号序列，模拟所述待测设计的输出，得到所述待测设计的期望输出结果；根据所述实际输出结果以及所述期望输出结果，确定所述接口控制器的验证结果
。2.
根据权利要求1所述的方法，其特征在于，所述接口控制器的验证平台还包括第一接口控制器模型，所述第一接口控制器模型包括虚拟状态机；所述根据所述输入信号序列，模拟所述待测设计的输出，得到所述待测设计的期望输出结果，包括：将所述输入信号序列驱动至所述第一接口控制器模型的输入端；分别获取所述待测设计中第二内部状态机的状态以及所述虚拟状态机的状态；当所述第二内部状态机的状态以及所述虚拟状态机的状态一致时，控制所述第一接口控制器模型根据所述输入信号序列，模拟所述待测设计的输出，得到所述待测设计的期望输出结果
。3.
根据权利要求1或2所述的方法，其特征在于，所述输入信号序列包括状态选择信号序列以及数据输入信号序列；在获取基于目标协议的输入信号序列之前，所述方法还包括：当监测到目标激励，且所述目标激励中指令的个数大于零时，循环执行以下步骤，直至所述目标激励中指令的个数为零：分别随机生成状态选择信号以及数据输入信号；将所述状态选择信号加入到状态选择信号序列中；将所述数据输入信号加入到数据输入信号序列中；根据所述状态选择信号以及所述第一内部状态机的当前状态，确定所述第一内部状态机的下一状态；根据所述下一状态，确定所述状态选择信号序列以及数据输入信号序列的二次更新策略；将当前所述目标激励中指令的个数减一
。4.
根据权利要求3所述的方法，其特征在于，所述根据所述下一状态，确定所述状态选择信号序列以及数据输入信号序列的二次更新策略，包括：当所述下一状态为移位指令寄存器状态时，执行以下步骤：根据所述目标激励中当前指令的指令位宽信息，在所述状态选择信号序列中加入第一数据序列；所述第一数据序列的位数与所述指令位宽信息相匹配；将所述下一状态确定为退出指令寄存器状态1；
将所述目标激励中当前指令指示的数据写入所述数据输入信号序列中；当所述下一状态为移位数据寄存器状态时，执行以下步骤：根据所述目标激励中当前指令指示的数据的数据位宽信息，在所述状态选择信号序列中加入第二数据序列；所述第二数据序列的位数与所述数据位宽信息相匹配；将所述下一状态确定为退出数据寄存器状态1；将所述目标激励中当前指令指示的数据写入所述数据输入信号序列中；当所述下一状态为所述捕获指令寄存器状态或捕获数据寄存器状态时，执行以下步骤：分别随机生成状态选择信号以及数据输入信号；将所述状态选择信号加入到状态选择信号序列中；将所述数据输入信号加入到数据输入信号序列中；根据所述状态选择信号以及所述第一内部状态机的当前状态，确定所述下一状态
。5.
根据权利要求1或2所述的方法，其特征在于，所述接口控制器的验证平台还包括输出模块；所述根据所述实际输出结果以及所述期望输出结果，确定所述接口...

【专利技术属性】
技术研发人员：李文，叶楠，田斌，
申请(专利权)人：太初无锡电子科技有限公司，
类型：发明
国别省市：