一种直流电源并联系统和均流控制方法技术方案

本发明专利技术涉及一种直流电源并联系统和均流控制方法，系统包括并联运行的多组直流电源和控制模块，其中每组直流电源包括前级

【技术实现步骤摘要】
一种直流电源并联系统和均流控制方法


[0001]本专利技术涉及直流电源及其并联
，尤其涉及一种直流电源并联系统和均流控制方法
。

技术介绍

[0002]为了扩大系统容量，提供更大的供电功率，通常将直流电源进行并联后再接入负载，然而当多个直流电源并联运行时，由于各个电源的参数无法做到完全一致，导致各电源所分担的负载电流大小不一，出现部分直流电源的输出电流超负荷而缩短寿命，从而降低了整个系统的可靠性
。
[0003]目前，常见的直流电源并联及均流控制方法主要有两种方式
。
第一种方式，通过外加均流信号线实现系统的直流电源并联均流控制
。
第二种方式，并联模块之间主机以自身与从机的输出电流差值作为均流控制量，调节主机电源的输出电压实现均流
。
[0004]第一种方式，其本质是所有并联模块公用输出电压外环，本地进行电流内环控制，系统运行对均流信号线以及主从机配置模块的依赖程度高，其基于继电器的配置模块响应速度慢，在出现故障或主动切换时容易出现系统宕机风险<br/>。
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种直流电源并联系统，其特征在于，所述系统包括并联运行的多组直流电源和控制模块，其中每组所述直流电源包括前级
AC/DC
模块和后级
DC/DC
模块，所述控制模块包括主控制器和多个从控制器，其中每组并联运行的直流电源对应设置有一组从控制器；所述前级
AC/DC
模块的输入端与交流网侧端信号线连接，用于将交流网侧交流电转为中间直流电；所述后级
DC/DC
模块的输入端与所述前级
AC/DC
模块的输出端连接，其中所述后级
DC/DC
模块为双向
Buck
‑
Boost
拓扑，用于对所述前级
AC/DC
模块输出的中间直流电进行稳压控制后输出至负载；每个所述后级
DC/DC
模块的输出端并联；所述控制模块的主控制器与设置于每组并联运行的直流电源上的从控制器通讯相连，用于根据从所述并联运行的多组直流电源可获取的直流电源数据生成多个
PWM
控制信号，并发送至对应的所述后级
DC/DC
模块进行均流控制
。2.
根据权利要求1所述的直流电源并联系统，其特征在于，所述后级
DC/DC
模块的
Buck
‑
Boost
拓扑为多重化双向
Buck
‑
Boost
拓扑，其中，根据实际项目功率要求或尺寸要求确定每个后级
DC/DC
模块的双向
Buck
‑
Boost
多重化数量
。3.
根据权利要求1所述的直流电源并联系统，其特征在于，所述主控制器和从控制器均采用
DSP+FPGA
控制架构；所述控制模块用于根据从所述并联运行的多组直流电源可获取的直流电源数据生成多个
PWM
控制信号，并发送至对应的所述后级
DC/DC
模块进行均流控制，具体为：每个从控制器的
FPGA
用于获取对应后级
DC/DC
模块的直流电源数据；所述主控制器的
FPGA
用于获取多组从控制器的
FPGA
发送的直流电源数据并传输至主控制器的
DSP
进行主控制器均流控制生成均流控制量；所述从控制器的
FPGA
还用于接收对应的所述均流控制量并发送至从控制器的
DSP
进行从控制器的闭环控制生成
PWM
控制信号
。4.
根据权利要求3所述的直流电源并联系统，其特征在于，所述主控制器的
FPGA
用于获取多组从控制器的
FPGA
发送的直流电源数据并传输至主控制器的
DSP
进行主控制器均流控制生成均流控制量，具体包括：所述主控制器接收系统启动指令；若主控制器与从控制器通讯正常，下发系统启动指令至所有并联后级
DC/DC
模块；并获取所有并联后级
DC/DC
模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环
PI
计算生成均流控制量；若主控制器与从控制器通讯部分故障，隔离故障模块，计算可并联模块数量；下发系统启动指令至可并联后级
DC/DC
模块；并获取可并联后级
DC/DC
模块更新的模块输出总电流数据，根据模块输出总电流数据和并联模块数量计算系统的均值电流数据；根据模块输出总电流数据和均值电流数据通过均流环
PI
计算生成均流控制量；若主控制器与从控制器通讯完全故障，初始化均流环
PI
；将上一时刻均流控制量更新为当前均流控制量
。5.
根据权利要求4所述的直流电源并联系统，其特征在于，所述从控制器的
FPGA
还用于接收对应的所述均流控制量并发送至从控制器的
DSP
进行从控制器的闭环控制生成
PWM
控制信号，具体包括：
若主控制器与从控制器通讯正常，更新主控制器下发的系统启动指令；更新后级
DC/DC
模块
t
时刻上传的模块输出总电流数据，记为
t
时刻模块输出总电流数据；更新主控制器
t
‑△
DT
时刻下发的均值电流数据和均流控制量，记为
t
‑△
DT
时刻均值电流数据和
t
‑△
DT
时刻均流控制量，其中
△
DT
为系统通讯环路与主控制器的中断延时之和；若
t
‑△
DT
时刻均值电流数据绝对值大于等于
t
时刻模块输出总电流数据前馈上限值，且不小于等于
t
时刻模块输出总电流数据前馈下限值，控制环路投入
t
‑△
DT
时刻均流控制量与
t
时刻模块输出总电流数据前馈量；根据
t
‑△
DT
时刻均流控制量
、t
时刻模块输出总电流数据前馈量
、
指令输出电压值和
t
时刻模块输出电压反馈值生成后级
DC/DC
模块的调制电压，并将所述调制电压与载波比较后生成
PWM
控制信号；若
t
‑△
DT
时刻均值电流数据绝对值小于输出总电流数据前馈上限值或
t
‑△
DT
时刻均值电流数据绝对值大于等于
t
时刻模块输出总电流数据前馈上限值且小于等于
t
时刻模块输出总电流数据前馈下限值，控制环路切除
t
‑△
DT
时刻均流控制量与
t
时刻模块输出总电流数据前馈量；根据指令输出电压值和
t
时刻模块输出电压反馈值生成后级
DC/DC
模块的调制电压，并将所述调制电压与载波比较后生成
PWM
控制信号；若主控制器与...

【专利技术属性】
技术研发人员：杨鹏，汪志，陈敬东，赵童，李美征，田裕鹏，夏猛，
申请(专利权)人：中车青岛四方车辆研究所有限公司，
类型：发明
国别省市：