基板处理方法技术

本发明专利技术提供一种基板处理方法，能够防止对后续工序的处理产生恶劣影响。在基座（１２）载置晶片（Ｗ）之后，当缩小形成于上部光致抗蚀剂层（４０）的开口部（４１）的宽度时，仅对基座（１２）施加等离子体生成用的高频电力，由ＣＦ４气体和ＣＨ４气体产生等离子体，当通过宽度被缩小的开口部（４１）在硬掩模层（３９）形成开口部（４２）的同时，缩小该开口部（４２）的宽度时，对基座（１２）施加离子引入用和等离子体生成用的高频电力，由ＣＦ４气体、ＣＨ４气体、和Ｏ２气体产生等离子体，进而，当缩小形成于下部光致抗蚀剂层（３８）的开口部（４３）的宽度时，仅对基座（１２）施加等离子体生成用的高频电力，由Ｃ４Ｆ８气体和Ｏ２气体产生等离子体。

【技术实现步骤摘要】

本专利技术涉及一种，一种将在作为掩模使用的层所形成的开口部的宽 度缩小的。
技术介绍
随着半导体器件的加工的精细化，提案有很多用于缩小在等离子体蚀刻时使用的 掩模层上所形成的开口部的宽度的技术。例如，作为如图10(A)所示的、将在作为基板的晶 片上所形成的上部光致抗蚀剂层100的开口部101的宽度缩小的方法(缩小(shrink)方 法)，由于CH4气体的等离子体使含有碳和氢气的堆积物大量地产生，所以提案利用含有CH4 气体的处理气体的方法。具体而言，由CH4 (甲烷)气体和Ar气体的混合气体产生等离子 体，使由该等离子体产生的堆积物102堆积在开口部101内从而缩小该开口部101的宽度 Wl (图10 (B))(例如，参照专利文献1)。专利文献1 日本特开2007-273866号公报
技术实现思路
然而，由于堆积物102各向同性地堆积，因此不仅在开口部101的侧部而且在底部 也堆积(参照图10(c)中的厚度为Tl的堆积物102。)。堆积于底部的堆积物102阻碍后 续工序中的光致抗蚀剂层100下的被处理层的蚀刻，例如阻碍含硅的硬掩模层103的蚀刻。此外，当在硬掩模层103中利用等离子体通过蚀刻形成开口部时，使由该等离子 体产生的堆积物堆积在该开口部内，进行成形使该开口部的截面形状形成为梯形形状。此 时，当使用C4F8气体、C4F6气体作为气体产生等离子体时，该等离子体不仅高效地蚀刻硬掩 模，而且还与硬掩模中的硅进行反应而产生大量能够用作堆积物的CF类的反应生成物，因 此基于蚀刻的高效率和促进梯形形状形成的观点，多使用C4F8气体、C4F6气体。但是，CF类的反应生成物不仅附着于开口部，还大量地附着于处理晶片的腔室内 部的结构部件的表面。该附着的CF类的反应生成物在后续工序的蚀刻、例如硬掩模层下的 下部光致抗蚀剂层的蚀刻中被分解而产生氟。由该氟产生的等离子体对下部光致抗蚀剂层 的蚀刻造成影响，其结果是，存在形成于下部光致抗蚀剂层的开口部的形状不能成形为所 希望的形状的情况。进而，当在下部光致抗蚀剂层的蚀刻中开口部形成之后，利用等离子体缩小该开 口部的宽度时，如果使用C4F6气体，则产生大量CF类的反应生成物，该CF类的反应生成物 不仅堆积于开口部内，还堆积于残存的硬掩模层上。堆积于该硬掩模层上的CF类的反应生 成物，在后续工序中的除去硬掩模层和下部光致抗蚀剂层时，作为硬掩模层的掩模发挥功 能，因而阻碍硬掩模层等的除去。本专利技术的目的在于提供一种能够防止对后续工序的处理造成不良影响的基板处理方法。为了实现上述目的，本专利技术的第一方面的，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第 二频率的高频电力，上述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模 层、和上部光致抗蚀剂层，上述的特征在于，包括第一宽度缩小步骤，利用等 离子体将形成于上述上部光致抗蚀剂层的、并且使上述硬掩模层露出的第一开口部的宽度 缩小；第二宽度缩小步骤，经由宽度已被缩小的上述第一开口部在上述硬掩模层形成使上 述下部光致抗蚀剂层露出的第二开口部的同时，利用等离子体缩小该第二开口部的宽度； 第三开口部形成步骤，经由宽度已被缩小的上述第二开口部形成使上述被处理层露出的第 三开口部；和第三宽度缩小步骤，利用等离子体缩小该已被形成的第三开口部的宽度，在上 述第一宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述第二 频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体；在上述第二宽度缩小步 骤中，对上述载置台施加上述第一频率的高频电力和上述第二频率的高频电力，由至少含 有CF4气体和CH4气体的混合气体产生等离子体；在上述第三宽度缩小步骤中，对上述载置 台不施加上述第一频率的高频电力而仅施加上述第二频率的高频电力，由至少含有C4F8气 体的混合气体产生等离子体。本专利技术的第二方面的，其特征在于，在第一方面的中，在进行上述第三开口部形成步骤之前，反复进行上述第一宽度缩小步骤和上述第二宽度缩 小步骤。本专利技术的第三方面的，其特征在于，在第一方面或第二方面的基板 处理方法中，还具有经由宽度已被缩小的上述第三开口部蚀刻上述被处理层的被处理层蚀 刻步骤。为了实现上述目的，本专利技术的第四方面的，其对基板进行处理，上述 基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第 二频率的高频电力，上述基板在被处理层上形成有光致抗蚀剂层，上述的特 征在于具有利用等离子体缩小形成于上述光致抗蚀剂层的开口部的宽度的宽度缩小步 骤，在上述宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述 第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离子体。为了实现上述目的，本专利技术的第五方面的，其对基板进行处理，上述 基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第 二频率的高频电力，上述基板在被处理层上形成有含硅的硬掩模层，上述的 特征在于具有在上述硬掩模层形成开口部的同时，利用等离子体缩小该开口部的宽度的 宽度缩小步骤，在上述宽度缩小步骤中，对上述载置台施加上述第一频率的高频电力和上 述第二频率的高频电力，由至少含有CF4气体和CH4气体的混合气体产生等离子体。为了实现上述目的，本专利技术的第六方面的，其对基板进行处理，上述 基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第 二频率的高频电力，上述基板在被处理层上形成有光致抗蚀剂层，上述的特 征在于具有利用等离子体缩小形成于上述光致抗蚀剂层的开口部的宽度的宽度缩小步 骤，在上述宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施加上述 第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。为了实现上述目的，本专利技术的第七方面的，其对基板进行处理，上述基板载置于载置台上，上述载置台被施加有第一频率的高频电力和比上述第一频率高的第二频率的高频电力，上述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模 层、和上部光致抗蚀剂层，上述的特征在于，包括第一宽度缩小步骤，利用等 离子体将形成于上述上部光致抗蚀剂层的、并且使上述硬掩模层露出的第一开口部的宽度 缩小；第二开口部形成步骤，经由宽度已被缩小的上述第一开口部在上述硬掩模层形成使 上述下部光致抗蚀剂层露出的第二开口部；第三开口部形成步骤，经由上述第二开口部形 成使上述被处理层露出的第三开口部；和第二宽度缩小步骤，利用等离子体缩小该已被形 成的第三开口部的宽度，在上述第一宽度缩小步骤中，对上述载置台不施加上述第一频率 的高频电力而仅施加上述第二频率的高频电力，由CF4气体和CH4气体的混合气体产生等离 子体；在上述第二宽度缩小步骤中，对上述载置台不施加上述第一频率的高频电力而仅施 加上述第二频率的高频电力，由至少含有C4F8气体的混合气体产生等离子体。本专利技术的第八方面的，其特征在于，在第七方面的中， 还具有经由宽度已被缩小的上述第三开口部蚀刻上述被处理层的被处理层蚀刻步骤。为了实现上述目的，本专利技术的第九方面的，其对基板进行处理，上述 基板载置于载置台上，上述载置台被施加有本文档来自技高网...

【技术保护点】
一种处理基板的基板处理方法，所述基板载置于载置台上，所述载置台被施加有第一频率的高频电力和比所述第一频率高的第二频率的高频电力，所述基板在被处理层上依次形成有下部光致抗蚀剂层、含硅的硬掩模层、和上部光致抗蚀剂层，所述基板处理方法的特征在于，包括：第一宽度缩小步骤，利用等离子体将形成于所述上部光致抗蚀剂层的、并且使所述硬掩模层露出的第一开口部的宽度缩小；第二宽度缩小步骤，经由宽度已被缩小的所述第一开口部在所述硬掩模层形成使所述下部光致抗蚀剂层露出的第二开口部的同时，利用等离子体缩小该第二开口部的宽度；第三开口部形成步骤，经由宽度已被缩小的所述第二开口部形成使所述被处理层露出的第三开口部；和第三宽度缩小步骤，利用等离子体缩小该已被形成的第三开口部的宽度，在所述第一宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由ＣＦ↓［４］气体和ＣＨ↓［４］气体的混合气体产生等离子体；在所述第二宽度缩小步骤中，对所述载置台施加所述第一频率的高频电力和所述第二频率的高频电力，由至少含有ＣＦ↓［４］气体和ＣＨ↓［４］气体的混合气体产生等离子体；在所述第三宽度缩小步骤中，对所述载置台不施加所述第一频率的高频电力而仅施加所述第二频率的高频电力，由至少含有Ｃ↓［４］Ｆ↓［８］气体的混合气体产生等离子体。...

【技术特征摘要】
...

【专利技术属性】
技术研发人员：近藤崇，
申请(专利权)人：东京毅力科创株式会社，
类型：发明
国别省市：JP[日本]