移位寄存电路制造技术

本发明专利技术公开了一种移位寄存电路

【技术实现步骤摘要】
移位寄存电路、移位寄存器、显示面板和显示装置


[0001]本专利技术涉及显示
，尤其涉及一种移位寄存电路
、
移位寄存器
、
显示面板和显示装置
。

技术介绍

[0002]随着显示技术的发展，显示面板的集成度越来越高，阵列基板行驱动
(Gate Driven on Array)
技术应运而生，使得用于对显示面板中像素阵列进行逐行扫描的栅极驱动电路集成于显示面板中，以达到节省材料
、
减少工艺步骤
、
降低成本的目的
。
[0003]其中，对像素阵列进行逐行扫描的栅极驱动电路也称为移位寄存电路，现有技术的移位寄存电路的结构和连接关系较为复杂，导致移位寄存电路的尺寸较大，且通常移位寄存电路设置于显示面板的非显示区，使得需要有较大尺寸的非显示区用于设置移位寄存电路，从而不利于显示面板的窄边框；同时，受限于现有技术中移位寄存电路的结构和连接关系，使得现有技术的移位寄存电路输出的栅极驱动信号不稳定，从而影响像素阵列的显示发光稳定性，进而影响显示面板的显示效果
。

技术实现思路

[0004]本专利技术提供了一种移位寄存电路
、
移位寄存器
、
显示面板和显示装置，以简化移位寄存电路的结构，减小移位寄存电路的尺寸，提高移位寄存电路输出信号的准确性，从而有利于显示面板的窄边框，提高显示面板的显示效果
。
[0005]根据本专利技术的一方面，提供了一种移位寄存电路，包括：
[0006]第一控制模块，分别与信号输入端
、
时钟信号端和第一节点电连接，用于响应所述信号输入端的输入信号和所述时钟信号端的时钟信号，控制所述第一节点的电位；
[0007]第一输出模块，分别与所述第一节点
、
第一电平端和信号输出端电连接，用于响应所述第一节点的电位，控制所述第一电平端的第一电平信号向所述信号输出端传输的传输路径；
[0008]第二控制模块，分别与所述第一电平端
、
第二电平端
、
所述第一节点和第二节点电连接，用于在所述第一电平端的第一电平信号传输至所述信号输出端时，控制所述第二电平端的第二电平信号传输至所述第二节点，以及在所述第一电平端的第一电平信号停止向所述信号输出端传输时，控制所述第一电平端的第一电平信号传输至第二节点；
[0009]第二输出模块，分别与所述第二节点
、
所述第二电平端和所述信号输出端电连接，用于响应所述第二节点的电位，控制所述第二电平端的第二电平信号向信号输出端传输的传输路径
。
[0010]根据本专利技术的另一方面，提供了一种移位寄存器级联设置的多个上述移位寄存电路；
[0011]其中，前一级所述移位寄存电路的信号输出端与后一级所述移位寄存电路的信号输入端电连接；第一级所述移位寄存电路的信号输入端接收启动信号；
[0012]奇数级所述移位寄存电路的时钟信号端的时钟信号为第一时钟信号，偶数级移位寄存电路的时钟信号端的时钟信号为第二时钟信号；
[0013]所述第一时钟信号和所述第二时钟信号的时钟周期相同，且在一个所述时钟周期内，所述第一时钟信号的有效脉冲与所述第二时钟信号的有效脉冲依次移位
[0014]根据本专利技术的另一方面，提供了一种显示面板，包括：上述移位寄存器
。
[0015]根据本专利技术的另一方面，提供了一种显示装置，包括：上述显示面板
。
[0016]本专利技术的技术方案，通过使第一控制模块仅与时钟信号
、
和输入信号和第一节点电连接，使得该第一控制模块的连接结构较为简单，无需较多的控制信号即可实现对第一节点的电位的高电平和低电平的控制，使得移位寄存电路具有较为简单的结构，有利于减小移位寄存电路的尺寸；同时，第二控制模块在第一节点的电位的控制下，传输第一电平信号或第二电平信号，使得第二节点的电位能够在第一电平信号和第二电平信号之间切换，使得第二控制模块无需与其它脉冲信号端电连接，就能够使第二节点的电位在高电平和低电平之间切换，从而有利于减少向移位寄存电路提供的脉冲信号的数量，有利于简化移位寄存电路的连接结构，进而有利于减小移位寄存电路的尺寸；由于第一节点的电位直接控制第二控制模块所传输的信号，以控制第二节点的电位，即第一节点的电位能够直接对第二节点的电位进行控制，无需设置额外的互锁模块，从而能够进一步简化移位寄存电路的结构，有利于减小移位寄存电路的尺寸；如此，当将具有较小尺寸的移位寄存电路应用于显示面板中时，有利于显示面板的窄边框和高屏占比
。
此外，第一节点的电位直接控制第二节点的电位，即第一节点的电位能够钳制第二节点的电位，使得在第一节点的电位控制的第一输出模块和第二节点的电位控制的第二输出模块能够分时开启，以防止第一输出模块与第二输出模块同时开启或关断，而导致第一输出模块电连接的第一电平端与第二输出模块电连接的第二电平端之间形成通路，影响信号输出端输出的信号的准确性，甚至损坏第一输出模块和第二输出模块中的器件；如此，当采用该移位寄存电路对显示面板中的像素阵列进行逐行扫描时，可以提高显示面板的显示效果
。
[0017]应当理解，本部分所描述的内容并非旨在标识本专利技术的实施例的关键或重要特征，也不用于限制本专利技术的范围
。
本专利技术的其它特征将通过以下的说明书而变得容易理解
。
附图说明
[0018]为了更清楚地说明本专利技术实施例中的技术方案，下面将对实施例描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图
。
[0019]图1是本专利技术实施例提供的一种移位寄存电路的结构示意图；
[0020]图2是本专利技术实施例提供的另一种移位寄存电路的结构示意图；
[0021]图3是本专利技术实施例提供的又一种移位寄存电路的结构示意图；
[0022]图4是本专利技术实施例提供的又一种移位寄存电路的结构示意图；
[0023]图5是本专利技术实施例提供的又一种移位寄存电路的结构示意图；
[0024]图6是本专利技术实施例提供的一种移位寄存电路的膜层结构示意图；
[0025]图7是本专利技术实施例提供的另一种移位寄存电路的膜层结构示意图；
[0026]图8是本专利技术实施例提供的又一种移位寄存电路的膜层结构示意图；
[0027]图9是本专利技术实施例提供的又一种移位寄存电路的结构示意图；
[0028]图
10
是本专利技术实施例提供的又一种移位寄存电路的结构示意图；
[0029]图
11
是本专利技术实施例提供的又一种移位寄存电路的膜层结构示意图；
[0030]图
12
是本专利技术实施例提供的一种移位寄存电路本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种移位寄存电路，其特征在于，包括：第一控制模块，分别与信号输入端
、
时钟信号端和第一节点电连接，用于响应所述信号输入端的输入信号和所述时钟信号端的时钟信号，控制所述第一节点的电位；第一输出模块，分别与所述第一节点
、
第一电平端和信号输出端电连接，用于响应所述第一节点的电位，控制所述第一电平端的第一电平信号向所述信号输出端传输的传输路径；第二控制模块，分别与所述第一电平端
、
第二电平端
、
所述第一节点和第二节点电连接，用于在所述第一电平端的第一电平信号传输至所述信号输出端时，控制所述第二电平端的第二电平信号传输至所述第二节点，以及在所述第一电平端的第一电平信号停止向所述信号输出端传输时，控制所述第一电平端的第一电平信号传输至第二节点；第二输出模块，分别与所述第二节点
、
所述第二电平端和所述信号输出端电连接，用于响应所述第二节点的电位，控制所述第二电平端的第二电平信号向信号输出端传输的传输路径
。2.
根据权利要求1所述的移位寄存电路，其特征在于，所述第二控制模块包括第一晶体管和第二晶体管；所述第一晶体管和所述第二晶体管的栅极均与所述第一节点电连接，所述第一晶体管的第一极与所述第一电平端电连接，所述第一晶体管的第二极与所述第二节点电连接，所述第二晶体管的第一极与所述第二电平端电连接，所述第二晶体管的第二极与所述第二节点电连接；其中，所述第一晶体管和所述第二晶体管的沟道类型不同
。3.
根据权利要求2所述的移位寄存电路，其特征在于，还包括：衬底基板；位于所述衬底基板一侧且相互绝缘的第一半导体层和第二半导体层；所述第一半导体层包括第一有源层；所述第二半导体层包括第二有源层；所述第一半导体层与所述第二半导体层的材料不同；所述第一有源层和所述第二有源层的一者为所述第一晶体管的有源层，另一者为所述第二晶体管的有源层
。4.
根据权利要求3所述的移位寄存电路，其特征在于，还包括：位于所述第一半导体层背离所述衬底基板一侧的第一遮光结构；在垂直于所述衬底基板所在平面的方向上，所述第一遮光结构与所述第一有源层交叠
。5.
根据权利要求4所述的移位寄存电路，其特征在于，还包括：位于所述第一半导体层背离所述衬底基板一侧的第一金属层；所述第一金属层包括固定信号传输线；至少部分所述固定信号传输线复用为至少部分第一遮光结构；所述固定信号传输线用于传输所述第一电平信号或所述第二电平信号
。6.
根据权利要求2所述的移位寄存电路，其特征在于，所述第一晶体管和所述第二晶体管中的
P
型晶体管包括第一子晶体管和第二子晶体管；所述第一子晶体管的栅极与所述第二子晶体管的栅极均与所述第一节点电连接，所述第一子晶体管的第一极为所述
P
型晶体管的第一极，所述第一子晶体管的第二极与所述第二子晶体管的第一极电连接，所述第二子晶体管的第二极为所述
P
型晶体管的第二极
。
7.
根据权利要求2所述的移位寄存电路，其特征在于，所述第一节点包括第一子节点和第二子节点；所述移位寄存电路还包括稳压模块，电连接于所述第一子节点与所述第二子节点之间；所述稳压模块用于稳定所述第一子节点和所述第二子节点的电位；所述第一晶体管的栅极和所述第二晶体管的栅极均与所述第一子节点和所述第二子节点中的一者电连接，或者，所述第一晶体管的栅极和所述第二晶体管的栅极中一者与所述第一子节点电连接，另一者与所述第二子节点电连接
。8.
根据权利要求7所述的移位寄存电路，其特征在于，所述第一输出模块包括第一输出晶体管，所述第一输出晶体管的栅极与所述第一节点中的所述第二子节点电连接，所述第一输出晶体管的第一极与所述第一电平端电连接，所述第一输出晶体管的第二极与所述信号输出端电连接；其中，所述第一输出晶体管的沟道类型与所述第一晶体管的沟道类型不同
。9.
根据权利要求8所述的移位寄存电路，其特征在于，所述稳压模块包括稳压晶体管；所述稳压晶体管的第一极与所述第一子节点电连接，所述稳压晶体管的第二极与所述第二子节点电连接，所述稳压晶体管的栅极与第三电平端电连接；其中，在...

【专利技术属性】
技术研发人员：柯周霖，胡铖，
申请(专利权)人：厦门天马显示科技有限公司，
类型：发明
国别省市：