影像传感器制造技术

本发明专利技术提供一种三芯片互补金属氧化物半导体影像传感器及用于形成影像传感器的方法。影像传感器包括第一芯片，第一芯片包括多个影像感测组件；转移晶体管及扩散阱对应于多个影像感测组件；接地节点由多个影像感测组件共享；以及深沟渠隔离结构自被共享的接地节点延伸且位于多个影像感测组件中相邻的影像感测组件之间。影像传感器更包括结合至第一芯片且包括源极随耦器、重设晶体管、列选择晶体管及像素内电路的第二芯片，源极随耦器电性耦合至扩散阱。影像传感器更包括结合至第二芯片且包括专用电路的第三芯片，专用电路电性耦合至像素内电路。素内电路。素内电路。

【技术实现步骤摘要】
影像传感器


[0001]本技术实施例是有关于一种影像传感器。

技术介绍

[0002]半导体影像传感器用于对辐射(例如光)进行感测，且将感测到的辐射转换成电性讯号。该些装置利用例如光二极管等像素的数组对朝向像素投射的辐射进行感测。互补金属氧化物半导体(complementary metal
‑
oxide
‑
semiconductor，CMOS)影像传感器用于各种应用(例如数字静态相机及移动电话相机)中。

技术实现思路

[0003]本技术实施例提供一种影像传感器，包括：第一芯片，包括：多个影像感测组件；转移晶体管及扩散阱，对应于所述多个影像感测组件；接地节点，由所述多个影像感测组件共享；以及深沟渠隔离(DTI)结构，自被共享的所述接地节点延伸且位于所述多个影像感测组件中相邻的影像感测组件之间；第二芯片，结合至所述第一芯片且包括源极随耦器、重设晶体管、列选择晶体管及像素内电路，其中所述源极随耦器电性耦合至所述扩散阱；以及第三芯片，结合至所述第二芯片且包括专用电路，其中所述专用电路电性耦合至所述像素内电路。
[0004]本技术实施例提供一种影像传感器，包括：第一芯片，包括：第一影像感测组件及第二影像感测组件；第一转移晶体管及第二转移晶体管；扩散阱，由所述第一影像感测组件与所述第二影像感测组件共享；以及深沟渠隔离(DTI)结构，自所述扩散阱延伸且位于所述第一影像感测组件与所述第二影像感测组件之间；第二芯片，结合至所述第一芯片且包括源极随耦器、重设晶体管、列选择晶体管及像素内电路，其中所述源极随耦器电性耦合至所述扩散阱；以及第三芯片，结合至所述第二芯片且包括专用电路，其中所述专用电路电性耦合至所述像素内电路。
附图说明
[0005]结合附图阅读以下详细说明会最佳地理解本揭露的各态样。
[0006]图1是根据一些实施例的三芯片CMOS影像传感器的图。
[0007]图2示出根据一些实施例的三芯片CMOS影像传感器的剖视图。
[0008]图3示出根据一些实施例的三芯片CMOS影像传感器的第一芯片的俯视图。
[0009]图4示出根据一些实施例的三芯片CMOS影像传感器的第二芯片的俯视图。
[0010]图5示出根据一些实施例的另一三芯片CMOS影像传感器的剖视图。
[0011]图6示出根据一些实施例的另一三芯片CMOS影像传感器的第一芯片的俯视图。
[0012]图7示出根据一些实施例的又一三芯片CMOS影像传感器的第一芯片的俯视图。
[0013]图8是根据一些实施例的三芯片CMOS影像传感器的电路图。
[0014]图9是根据一些实施例的用于制作三芯片CMOS影像传感器的方法的流程图。
[0015]图10至图22示出根据一些实施例的三芯片CMOS影像传感器在其制作制程的各个阶段处的剖视图。
[0016]图23是根据一些实施例的用于制作三芯片CMOS影像传感器的另一方法的流程图。
[0017]图24至图31示出根据一些实施例的另一三芯片CMOS影像传感器在其制作制程的各个阶段处的剖视图。
具体实施方式
[0018]以下揭露内容提供用于实施所提供目标物的不同特征的许多不同实施例或实例。以下阐述组件及布置的具体实例以简化本揭露。当然，该些仅为实例且不旨在进行限制。举例而言，以下说明中的用于将第一特征形成于第二特征之上的制程可包括其中第一特征与第二特征被形成为直接接触的实施例，且亦可包括其中第一特征与第二特征之间可形成有附加特征进而使得所述第一特征与所述第二特征可不直接接触的实施例。如本文中所使用的，将第一特征形成于第二特征上意指第一特征被形成为与第二特征直接接触。另外，本揭露可能在各种实例中重复使用参考编号及/或字母。此种重复并不是自身指示本文中所论述的实施例及/或配置之间的关系。
[0019]为易于说明，本文中可能使用例如「位于
…
之下(beneath)」、「位于
…
下方(below)」、「下部的(lower)」、「位于
…
上方(above)」、「上部的(upper)」等空间相对性用语来阐述图中所示的一个组件或特征与另一(其他)组件或特征的关系。所述空间相对性用语旨在除图中所绘示的定向外亦囊括装置在使用或操作中的不同定向。设备可具有其他定向(旋转90度或处于其他定向)，且本文中所使用的空间相对性描述语可同样相应地进行解释。
[0020]应注意，说明书中对「一个实施例(one embodiment)」、「实施例(embodiment)」、「实例性实施例(an example embodiment)」、「示例性(exemplary)」等的引用指示所阐述的实施例可包括特定的特征、结构或特性，但每个实施例可能并不一定包括特定的特征、结构或特性。此外，此种词组并不一定指同一实施例。此外，当结合实施例阐述特定特征、结构或特性时，无论是否明确阐述，结合其他实施例达成此种特征、结构或特性将处于熟习此项技术者的知识范围内。
[0021]应理解，本文中的词组或用语是出于说明的目的而非出于限制的目的，使得本说明书的用语或词组将由熟习相关技术者鉴于本文中的教示内容来解释。
[0022]在一些实施例中，用语「约(about)」及「实质上(substantially)」可指示给定量的值，所述给定量在所述值的5％(例如，所述值的1％、2％、、3％、、4％、、5％)内变化。该些值仅为实例且不旨在进行限制。用语「约」及「实质上」可指代如由熟习相关技术者鉴于本文中的教示内容而解释的值的百分数。
[0023]除非另有提及，否则对图2至图8、图10至图22及图24至图31中具有相同注释的组件的论述彼此适用。
[0024]互补金属氧化物半导体(CMOS)影像传感器用于各种应用(例如数字静态相机及移动电话相机)中。CMOS影像传感器可包括影像感测组件或像素(例如光二极管)的数组。像素可对朝向像素投射的辐射(例如光)进行感测。CMOS影像传感器可更包括转移晶体管、扩散阱、源极随耦器、重设晶体管、列选择晶体管、像素内电路及专用电路。该些晶体管及电路可
将感测到的辐射转换成电性讯号。在CMOS影像传感器的双芯片设计中，像素、转移晶体管、扩散阱、源极随耦器、重设晶体管、列选择晶体管及像素内电路可形成于第一芯片上，且专用电路可形成于第二芯片上。随着半导体工业继续对像素的尺寸进行按比例缩小，转移晶体管的大小、源极随耦器的大小、重设晶体管的大小及列选择晶体管的大小被减小。该些晶体管大小的减小可增加该些晶体管的噪声。像素的按比例缩小亦为深沟渠隔离(deep trench isolation，DTI)结构留下更少的芯片空间。具有较小宽度的DTI结构可增加像素之间的光串扰及晶体管之间的电性串扰。增加的噪声及增加的串扰二者会降低装置效能。
[0025]本揭露提供实例性的三芯片CMOS影像传感器及制作三芯片CMOS影像传感器的本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种影像传感器，其特征在于，包括：第一芯片，包括：多个影像感测组件；转移晶体管及扩散阱，对应于所述多个影像感测组件；接地节点，由所述多个影像感测组件共享；以及深沟渠隔离(DTI)结构，自被共享的所述接地节点延伸且位于所述多个影像感测组件中相邻的影像感测组件之间；第二芯片，结合至所述第一芯片且包括源极随耦器、重设晶体管、列选择晶体管及像素内电路，其中所述源极随耦器电性耦合至所述扩散阱；以及第三芯片，结合至所述第二芯片且包括专用电路，其中所述专用电路电性耦合至所述像素内电路。2.根据权利要求1所述的影像传感器，其特征在于，所述多个影像感测组件中的每一影像感测组件包括光二极管，其中所述光二极管包括第一掺杂区及与所述第一掺杂区相邻的第二掺杂区，且其中所述第一掺杂区与所述第二掺杂区包含相反的掺杂剂。3.根据权利要求1所述的影像传感器，其特征在于，所述源极随耦器、所述重设晶体管、所述列选择晶体管及所述像素内电路自所述转移晶体管在垂直方向上移位。4.根据权利要求1所述的影像传感器，其特征在于，所述专用电路自所述源极随耦器、所述重设晶体管、所述列选择晶体管及所述像素内电路在垂直方向上移位。5.根据权利要求1所述的影像传感器，其特征在于，所述深沟渠隔离结构在所述第一芯片上形成多个区段，且其中所述多个区段中的每一区段包括一个影像感测组件、一个转移晶体管及一个扩散阱。6.根据权利要求1所述的影像传感器，其特征在于，所述第一芯片、所述第二芯片及所述第三芯片更包括内联线结构，所述内联线结构包括金属通孔、金属线、硅穿孔(TS...

【专利技术属性】
技术研发人员：庄君豪，周耕宇，黄正宇，吴纹浩，江伟杰，张志光，许慈轩，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：新型
国别省市：