三维存储器器件和方法技术

本公开总体涉及三维存储器器件和方法。在一个实施例中，一种器件包括：第一栅极结构，位于衬底之上，第一栅极结构包括位于第一栅极电介质的第一侧之上的第一栅极电极；第一电极和第二电极，设置在第一栅极电介质的与第一侧相反的第二侧之上；第二栅极结构，设置在第一电极和第二电极之间，第二栅极结构包括第二栅极电极和第二栅极电介质，第二栅极电介质至少在侧面包围第二栅极电极；以及半导体膜，设置在第一电极和第二电极之间，并且至少在侧面包围第二栅极结构，其中，第一栅极电介质或第二栅极电介质中的至少一者为存储器膜。极电介质中的至少一者为存储器膜。极电介质中的至少一者为存储器膜。

【技术实现步骤摘要】
三维存储器器件和方法


[0001]本公开总体涉及三维存储器器件和方法。

技术介绍

[0002]半导体存储器用于电子应用的集成电路中，例如包括收音机、电视、手机和个人计算设备。半导体存储器包括两大类。一类是易失性存储器；另一类是非易失性存储器。易失性存储器包括随机存取存储器(RAM)，RAM可以进一步分为两个子类：静态随机存取存储器(SRAM)和动态随机存取存储器(DRAM)。SRAM和DRAM两者都是易失性的，因为它们在断电时会丢失其存储的信息。
[0003]另一方面，非易失性存储器可以保持其存储的数据。一种类型的非易失性半导体存储器是铁电随机存取存储器(FeRAM)。FeRAM的优点包括其快速的写入/读取速度和小尺寸。

技术实现思路

[0004]根据本公开的第一实施例，提供了一种半导体器件，包括：第一栅极结构，位于衬底之上，所述第一栅极结构包括位于第一栅极电介质的第一侧之上的第一栅极电极；第一电极，设置在所述第一栅极电介质的与所述第一侧相反的第二侧之上；第二电极，设置在所述第一栅极电介质的第二侧之上；第二栅极结构，设置在所述第一电极和所述第二电极之间，所述第二栅极结构包括第二栅极电极和第二栅极电介质，所述第二栅极电介质至少在侧面包围所述第二栅极电极；以及半导体膜，设置在所述第一电极和所述第二电极之间，并且至少在侧面包围所述第二栅极结构，其中，所述第一栅极电介质或所述第二栅极电介质中的至少一者为存储器膜。
[0005]根据本公开的第二实施例，提供了一种半导体器件，包括：第一栅极电介质，在第一方向上延伸；字线，在第二方向上设置在所述第一栅极电介质的第一侧之上并在所述第一方向上延伸，所述第二方向垂直于所述第一方向；第一电极，在所述第二方向上设置在所述第一栅极电介质的与所述字线相反的第二侧之上，所述第一电极是第一位线的一部分或电耦合到第一位线；第二电极，设置在所述第一栅极电介质的第二侧之上，所述第二电极是第一源极线的一部分或电耦合到第一源极线；半导体膜，设置在所述第一电极和所述第二电极之间；以及第一栅极结构，在所述第一方向上设置在所述半导体膜的一部分之上，使得所述半导体膜的该部分夹在所述第一栅极电介质和所述第一栅极结构之间，其中，所述字线和所述第一栅极结构的顶表面彼此齐平。
[0006]根据本公开的第三实施例，提供了一种形成半导体器件的方法，所述方法包括：在衬底之上形成多层堆叠，所述多层堆叠包括第一电介质层、第二电介质层和夹在所述第一电介质层和所述第二电介质层之间的第三电介质层，所述第三电介质层具有不同于所述第一电介质层和所述第二电介质层的材料；形成延伸穿过所述多层堆叠的第一沟槽；使所述第二电介质层的侧壁从所述第一沟槽凹陷，以在所述第一电介质层和所述第二电介质层之
间形成侧壁凹部；在所述第一沟槽和所述侧壁凹部中形成导电线；去除所述第一电介质层的一部分、所述第二电介质层的一部分以及所述第三电介质层的至少一部分，以形成邻近所述导电线的第二沟槽；在所述第二沟槽中形成第一栅极电介质；以及在所述第一栅极电介质之上和所述第二沟槽中形成第一电极、第二电极、半导体膜和栅极结构，所述半导体膜和所述栅极结构设置在所述第一电极和所述第二电极之间。
附图说明
[0007]在结合附图阅读时，可以通过下面的具体实施方式来最佳地理解本公开的各方面。要注意，根据行业的标准惯例，各种特征不是按比例绘制的。事实上，为了讨论的清楚起见，各种特征的尺寸可能被任意地增大或减小了。
[0008]图1示出了根据一些实施例的存储器单元的示例。
[0009]图2
‑
图10、图11A和图12是根据一些实施例的制造存储器阵列的中间阶段的三维视图。
[0010]图11B是根据一些实施例的制造存储器阵列的中间阶段的截面图。
[0011]图13A
‑
图15C是根据替代实施例的制造存储器阵列的中间阶段的截面图。
具体实施方式
[0012]下面的公开内容提供了用于实现本专利技术的不同特征的许多不同的实施例或示例。下面描述了组件和布置等的具体示例以简化本公开。当然，这些仅是示例而不旨在进行限制。例如，在下面的描述中，在第二特征之上或在第二特征上形成第一特征可以包括第一特征和第二特征以直接接触方式形成的实施例，并且还可以包括可以在第一特征和第二特征之间形成附加特征使得第一特征和第二特征可以不直接接触的实施例。此外，本公开可以在各个示例中重复附图标记和/或字母。这种重复是为了简单和清楚的目的，并且其本身不表示所讨论的各个实施例和/或配置之间的关系。
[0013]此外，本文可能使用了空间相关术语(例如，“之下”、“下方”、“下”、“上方”、“上”等)，以易于描述如附图中所示的一个要素或特征与另外(一个或多个)要素或(一个或多个)特征的关系。这些空间相关术语旨在涵盖器件在使用或操作中除了附图中所示朝向之外的不同朝向。装置可能以其他方式取向(旋转90度或处于其他朝向)，并且本文使用的空间相关描述符可以类似地进行相应解释。
[0014]各种实施例提供了具有多个存储器单元的存储器阵列。每个存储器单元包括垂直场效应晶体管(FET)。每个垂直FET可以具有由字线提供的第一栅极电极和由辅助栅极提供的第二栅极电极、由位线提供的第一源极/漏极电极和由源极线提供的第二源极/漏极电极。每个垂直FET还包括至少一个存储器膜(例如，作为栅极电介质)和半导体沟道区域。第一栅极电极和第二栅极电极可以设置在存储器膜和半导体沟道区域的侧面之上。
[0015]图1以三维视图示出了根据一些实施例的存储器单元50。多个存储器单元50可以形成存储器阵列。存储器单元(或存储器阵列)可以设置在半导体管芯的互连结构中，该互连结构可以在后段制程(BEOL)工艺中形成。存储器单元50(或存储器阵列)可以设置在半导体管芯的互连层中，例如在形成在半导体衬底上的一个或多个有源器件(例如，晶体管)上方。
[0016]存储器单元50可以包括晶体管50A。晶体管50A可以是垂直FET。晶体管50A可以包括第一栅极结构122(或替代地称为选择栅极)和第二栅极结构142(或替代地称为辅助栅极或控制栅极)。第一栅极结构122可以包括第一栅极电极116和第一栅极电介质124。如图1所示，第一栅极电极116可以例如在x方向上设置在第一栅极电介质124的第一侧之上。第一栅极电极116可以(部分地)由字线的一部分提供。如图1所示，第一栅极电极116和第一栅极电介质124可以在y方向上延伸。第二栅极结构142可以例如设置在第一栅极电介质124的与第一栅极电介质124的第一侧相反的第二侧之上。第二栅极结构142可以包括至少被第二栅极电介质144在侧面包围的第二栅极电极146。
[0017]第一源极/漏极电极132B和第二源极/漏极电极132S可以设置在第一栅极电介质124的第二侧之上并且在y方向上设置在第二栅极结构142的侧壁之上。第一源极/漏极电极132B可以是位线的一部分或电耦合到位线，并且第二源极/漏极电极132S可以本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体器件，包括：第一栅极结构，位于衬底之上，所述第一栅极结构包括位于第一栅极电介质的第一侧之上的第一栅极电极；第一电极，设置在所述第一栅极电介质的与所述第一侧相反的第二侧之上；第二电极，设置在所述第一栅极电介质的第二侧之上；第二栅极结构，设置在所述第一电极和所述第二电极之间，所述第二栅极结构包括第二栅极电极和第二栅极电介质，所述第二栅极电介质至少在侧面包围所述第二栅极电极；以及半导体膜，设置在所述第一电极和所述第二电极之间，并且至少在侧面包围所述第二栅极结构，其中，所述第一栅极电介质或所述第二栅极电介质中的至少一者为存储器膜。2.根据权利要求1所述的器件，其中，所述第一栅极电极包括在第二部分和第三部分之间的第一部分，其中，所述第一部分具有不同于所述第二部分和所述第三部分的厚度。3.根据权利要求2所述的器件，还包括第一电介质层，所述第一电介质层设置在所述第一栅极电极的第二部分下方，并且位于所述第一栅极电极的第一部分与所述第一栅极电介质之间。4.根据权利要求2所述的器件，还包括第二电介质层，所述第二电介质层设置在所述第一栅极电极的第二部分上方，并且位于所述第一栅极电极的第一部分与所述第一栅极电介质之间。5.根据权利要求1所述的器件，其中，所述第二栅极电介质在所述第二栅极电极下方延伸。6.根据权利要求1所述的器件，其中，所述半导体膜在所述第二栅极结构下方延伸。7.根据权利要求1所述的器件，其中，所述第一栅极电极和所述第二栅极电极由不同的材料形成。8.根据权利要求1所述的器件，其中，所述第一电极电耦合到位线，并且所述第二电极电耦合到源极线。9.一种半导...

【专利技术属性】
技术研发人员：林孟汉，杨世海，黄家恩，徐志安，
申请(专利权)人：台湾积体电路制造股份有限公司，
类型：发明
国别省市：