一种制造技术

本发明专利技术公开了一种

【技术实现步骤摘要】
一种SRAM PUF安全芯片


[0001]本专利技术涉及集成电路领域，特别是涉及一种
SRAM PUF
安全芯片
。

技术介绍

[0002]密码是保障信息安全的基础支撑
。
传统密码学利用非易失性存储器保存密钥，其安全性比较脆弱
。
已有许多可行的物理攻击手段，例如微探针
、
侧信道攻击等，使存储的密钥存在被窃取
、
被篡改的风险
。
[0003]针对上述问题，物理不可克隆函数
(Physical Unclonable Function
，
PUF)
被认为是提高计算机系统安全性
、
抵抗物理攻击的有效手段
。PUF
安全芯片利用了集成电路在生产制造过程中不可避免的随机工艺偏差，产生唯一的芯片标识符，作为“物理指纹”。
由于生产制造过程中的工艺偏差一般无法进行人为控制，
PUF
芯片的“物理指纹”具有不可预测且不易克隆的特点；此外，
PUF
芯片的“物理指纹”具有上电可读
、
掉电即失的特性，进一步提升了其安全性；最后，
PUF
芯片的“物理指纹”完全依赖于芯片本身的物理特性，因此无需额外的存储器来保存身份信息，这使得
PUF
芯片具有低硬件成本的优点，有利于在资源稀缺的应用场景中实现轻量级的安全保护
。PUF
芯片的上述优势使其能够在身份认证/>、
信息加密
、
芯片水印等应用中提供固有
、
唯一的信任根，在硬件安全
、
物联网安全领域具有广阔的发展前景
。
[0004]目前，以静态随机访问存储器
(Static Random Access Memory
，
SRAM)
为核心电路的
SRAM PUF
是一种典型的
PUF
安全芯片
。SRAM PUF
利用了
SRAM
单元在上电时存储数据的随机性，并通过设置激励读取特定存储单元的上电初始值作为随机响应
。SRAM PUF
具有较高的可靠性，能够在温度
、
供电电压等因素的影响下，提供相对稳定的响应输出
。
然而，
SRAM PUF
所能支持的激励
‑
响应关系数量有限，其激励
‑
响应关系数量随
SRAM
单元数的增长仅呈线性增长的趋势，限制了
SRAM PUF
的应用场景
。

技术实现思路

[0005]基于此，本专利技术实施例提供一种
SRAM PUF
安全芯片，能够在同等硬件资源的情况下，产生两倍数量的激励
‑
响应关系，扩大
SRAM PUF
的应用场景
。
[0006]为实现上述目的，本专利技术实施例提供了如下方案：
[0007]一种
SRAM PUF
安全芯片，包括：
SRAM
单元和第一预充电控制电路；所述第一预充电控制电路，包括：第一三态门
、
第二三态门
、
第三三态门和第一非门；
[0008]所述第一三态门的输入端
、
所述第二三态门的输入端和所述第三三态门的输入端均与第一电源连接；所述第一三态门的控制端和所述第二三态门的控制端均与预充电使能信号连接；所述第一非门的输入端与所述预充电使能信号连接；所述第一非门的输出端与所述第三三态门的控制端连接；所述第一三态门的输出端与所述
SRAM
单元的位线连接；所述第二三态门的输出端与所述
SRAM
单元的取反位线连接；所述第三三态门的输出端与第二电源连接；所述第一电源作为安全芯片的电源；所述第二电源作为所述
SRAM
单元的电源
。
[0009]可选地，所述
SRAM
单元，包括：锁存器单元
、
第一传输晶体管和第二传输晶体管；
[0010]所述第一传输晶体管的栅极和所述第二传输晶体管的栅极均与字线连接；所述第一传输晶体管的漏极与位线连接；所述第二传输晶体管的漏极与取反位线连接；
[0011]所述锁存器单元的第一输入端与所述第二电源连接；所述锁存器单元的第二输入端与所述第一传输晶体管的源极连接；所述锁存器单元的第三输入端与所述第二传输晶体管的源极与连接；所述第二输入端和所述第三输入端的逻辑电压值相反
。
[0012]可选地，所述锁存器单元，包括：第一晶体管
、
第二晶体管
、
第三晶体管和第四晶体管；
[0013]所述第一晶体管和所述第三晶体管连接形成第二非门；所述第二晶体管和所述第四晶体管连接形成第三非门；所述第二非门的输入端与所述第三非门的输出端连接；所述第三非门的输入端与所述第二非门的输出端连接；所述第二非门的输入端作为所述锁存器单元的第二输入端；所述第三非门的输入端作为所述锁存器单元的第三输入端；所述第二非门和所述第三非门均与所述第二电源连接
。
[0014]本专利技术还提供了一种
SRAM PUF
安全芯片，包括：
SRAM
阵列和第二预充电电路；所述
SRAM
阵列，包括：2m
行
、n
列的
SRAM
单元；所述第二预充电电路，包括：
n
个三态门单元
、
一个第四三态门和一个第四非门；
[0015]所述三态门单元，包括：第五三态门和第六三态门；一列
SRAM
单元对应连接一个三态门单元；
[0016]对于所述
SRAM
阵列中的第
M
行，第
M
列中的所有
SRAM
单元的字线连接形成一个字线连接端；
1≤M≤2
m
；
[0017]对于所述
SRAM
阵列中的第
N
列，第
N
列中的所有
SRAM
单元的位线连接形成位线连接端，第
N
列中的所有
SRAM
单元的取反位线连接，形成取反位线连接端；第
N
个三态门单元中的第五三态门和第六三态门的控制端均与预充电使能信号连接；第
N
个三态门单元中的第五三态门和第六三态门的输入端均与第一电源连接；第
N
个三态门单元中的第五三态门的输出端与所述取位线连接端连接；第
N
个三态门单元中的第六三态门的输出端与所述取反位线连接端连接；
1≤N≤n
本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.
一种
SRAM PUF
安全芯片，其特征在于，包括：
SRAM
单元和第一预充电控制电路；所述第一预充电控制电路，包括：第一三态门
、
第二三态门
、
第三三态门和第一非门；所述第一三态门的输入端
、
所述第二三态门的输入端和所述第三三态门的输入端均与第一电源连接；所述第一三态门的控制端和所述第二三态门的控制端均与预充电使能信号连接；所述第一非门的输入端与所述预充电使能信号连接；所述第一非门的输出端与所述第三三态门的控制端连接；所述第一三态门的输出端与所述
SRAM
单元的位线连接；所述第二三态门的输出端与所述
SRAM
单元的取反位线连接；所述第三三态门的输出端与第二电源连接；所述第一电源作为安全芯片的电源；所述第二电源作为所述
SRAM
单元的电源
。2.
根据权利要求1所述的
SRAM PUF
安全芯片，其特征在于，所述
SRAM
单元，包括：锁存器单元
、
第一传输晶体管和第二传输晶体管；所述第一传输晶体管的栅极和所述第二传输晶体管的栅极均与字线连接；所述第一传输晶体管的漏极与位线连接；所述第二传输晶体管的漏极与取反位线连接；所述锁存器单元的第一输入端与所述第二电源连接；所述锁存器单元的第二输入端与所述第一传输晶体管的源极连接；所述锁存器单元的第三输入端与所述第二传输晶体管的源极与连接；所述第二输入端和所述第三输入端的逻辑电压值相反
。3.
根据权利要求2所述的
SRAM PUF
安全芯片，其特征在于，所述锁存器单元，包括：第一晶体管
、
第二晶体管
、
第三晶体管和第四晶体管；所述第一晶体管和所述第三晶体管连接形成第二非门；所述第二晶体管和所述第四晶体管连接形成第三非门；所述第二非门的输入端与所述第三非门的输出端连接；所述第三非门的输入端与所述第二非门的输出端连接；所述第二非门的输入端作为所述锁存器单元的第二输入端；所述第三非门的输入端作为所述锁存器单元的第三输入端；所述第二非门和所述第三非门均与所述第二电源连接
。4.
一种
SRAM PUF
安全芯片，其特征在于，包括：
SRAM
...

【专利技术属性】
技术研发人员：段圣宇，曹晨红，赛高乐，
申请(专利权)人：上海大学，
类型：发明
国别省市：