验证方法、验证装置、电子设备及存储介质制造方法及图纸

本申请提供的验证方法、验证装置、电子设备及存储介质，该验证方法通过向待验证模块中输入激励，所述待验证模块为优化后的用于对PCIE的待发送数据进行解码处理的模块；所述激励包括多个数据包；获取待验证模块的输出响应，并将其与预设标准进行比较。其中，所述预设标准为已通过测试的标准模块在所述激励下的输出响应；所述标准模块为优化前的用于对PCIE的待发送数据进行解码处理的模块；若待验证模块的输出响应与预设标准相同，则验证通过；否则，验证不通过。本申请提供的验证方法相比于通过PCIE的总线传输协议进行验证，本申请提供的验证方法复杂度较低，易于实现。易于实现。易于实现。

【技术实现步骤摘要】
验证方法、验证装置、电子设备及存储介质


[0001]本申请涉及验证领域，尤其涉及一种验证方法、验证装置、电子设备及存储介质。

技术介绍

[0002]目前，PCIE(peripheral component interconnect express)是一种高速串行计算机扩展总线标准，是当前计算机系统中设备间通信的最常用的一种总线。
[0003]为了进一步提高PCIE总线传输的位宽，设计人员通常选择在已经验证测试过的较低总线位宽PCIE设计上进行改进，同时对PCIE设计中的解码模块进行改进。然而，由于PCIE总线传输协议较为复杂，使得设计人员依据现有的PCIE总线传输协议验证改进后的PCIE设计中的解码模块输出数据包的正确性难度较大，因此需要一种新的验证方法对改进后的PCIE设计中的解码模块进行验证。

技术实现思路

[0004]本申请提供验证方法、验证装置、电子设备及存储介质，用以解决现有技术中依据PCIE总线传输协议验证改进后的PCIE设计中的解码模块输出数据包的正确性难度较大问题。
[0005]第一方面，本申请提供一种验证方法，包括：
[0006]向待验证模块中输入激励，所述待验证模块为优化后的用于对PCIE的待发送数据进行处理的模块；所述激励包括多个数据包；其中，所述处理为解码处理；
[0007]获取待验证模块的输出响应，并将其与预设标准进行比较，其中，所述预设标准为已通过测试的标准模块在所述激励下的输出响应；所述标准模块为优化前的用于对PCIE的待发送数据进行处理的模块；其中，所述处理为解码处理；
[0008]若满足，则验证通过；否则，验证不通过。
[0009]在一些实施例中，向待验证模块中输入激励之前，所述方法还包括：
[0010]随机生成多组数据；
[0011]针对每一组数据，按照预定的格式为该组数据添加包头包尾，以获得多个数据包；
[0012]按照所述多个数据包的发送顺序，依次针对每个数据包，基于所述待验证模块支持的总线的位宽、所述数据包的长度和所述数据包的前一数据包在所述总线上的位置信息，确定所述数据包在所述总线上的位置信息，并将包含位置信息的数据包作为所述待验证模块的激励。
[0013]在一些实施例中，所述基于所述待验证模块支持的总线的位宽、所述数据包的长度和所述数据包的前一数据包在所述总线上的位置信息，确定所述数据包在所述总线上的位置信息，包括：
[0014]按照所述多个数据包的发送顺序，依次针对每个数据包，执行以下处理，确定所述数据包在所述总线上的位置信息，所述位置信息包括所述数据包在所述总线上的起始位置和结束位置：
[0015]若所述数据包为首个数据包，则将所述总线位宽中的任一字节处作为所述数据包在所述总线上的起始位置，并依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包在所述总线上的结束位置；
[0016]若所述数据包为非首个数据包，且所述数据包的前一数据包的结束位置小于所述总线位宽的最大字节值，则将所述数据包的前一数据包的结束位置以及所述总线位宽的最大字节值之间的任一字节处作为所述数据包的起始位置；依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包的结束位置；
[0017]若所述数据包为非首个数据包，且所述数据包的前一数据包的结束位置等于所述总线位宽的最大字节值，则将所述总线位宽中的任一字节处作为所述数据包在所述总线上的起始位置；依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包的结束位置。
[0018]在一些实施例中，所述依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包的结束位置，包括：
[0019]基于所述数据包在所述总线上的起始位置，若所述数据包在所述总线上未发生溢出，则确定所述数据包的结束位置为第一字节处，所述第一字节为所述数据包的起始位置的字节向后移动所述数据包的长度后对应的字节；
[0020]基于所述数据包在所述总线上的起始位置，若所述数据包在所述总线上溢出，则基于所述数据包在所述总线上的起始位置、所述数据包的长度以及所述总线的位宽确定所述数据包在所述总线上发送所需要的周期，以及首个周期下所述数据包在所述总线上的起始位置和最后一个周期下所述数据包在所述总线上的结束位置。
[0021]在一些实施例中，所述输入激励包括至少一个错误数据包，所述错误数据包的包尾包括错误标签；所述预设标准包括标准模块在所述输入激励下的输出响应中所述错误数据包对应的解码结果标注有错误标识；
[0022]所述若满足，则验证通过包括：
[0023]若所述待验证模块的输出响应中所述错误数据包对应的解码结果标注有错误标识，则该待验证模块验证通过。
[0024]在一些实施例中，所述激励中的数据包包括次序标签，所述次序标签表征数据包的发送顺序；所述方法还包括：
[0025]在向待验证模块中输入激励的过程中，若检测到当前输入的数据包的包尾包括错误标签，则针对所述激励中在所述错误数据包之后的剩余数据包，通过将所述剩余数据包的次序标签的值减一，对剩余数据包进行修正。
[0026]第二方面，本申请提供一种验证装置，包括：
[0027]输入单元，用于向待验证模块中输入激励，所述待验证模块为优化后的用于对PCIE的待发送数据进行处理的模块；所述激励包括多个数据包；
[0028]验证单元，用于获取待验证模块的输出响应，并将其与预设标准进行比较，其中，所述预设标准为已通过测试的标准模块在所述激励下的输出响应；所述标准模块为优化前的用于对PCIE的待发送数据进行处理的模块；若相同，则验证通过；否则，验证不通过。
[0029]在一些实施例中，所述装置还包括：
[0030]生成单元，用于在所述输入单元向待验证模块中输入激励之前，随机生成多组数
据；
[0031]获取单元，用于针对每一组数据，按照预定的格式为该组数据添加包头包尾，以获得多个数据包；
[0032]确定单元，用于按照所述多个数据包的发送顺序，依次针对每个数据包，基于所述待验证模块支持的总线的位宽、所述数据包的长度和所述数据包的前一数据包在所述总线上的位置信息，确定所述数据包在所述总线上的位置信息，并将包含位置信息的数据包作为所述待验证模块的激励。
[0033]在一些实施例中，所述确定单元，具体用于：
[0034]按照所述多个数据包的发送顺序，依次针对每个数据包，执行以下处理，确定所述数据包在所述总线上的位置信息，所述位置信息包括所述数据包在所述总线上的起始位置和结束位置：
[0035]若所述数据包为首个数据包，则将所述总线位宽中的任一字节处作为所述数据包在所述总线上的起始位置，并依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包在所述总线上的结束位置；
...

【技术保护点】

【技术特征摘要】
1.一种验证方法，其特征在于，包括：向待验证模块中输入激励，所述待验证模块为优化后的用于对PCIE的待发送数据进行处理的模块；所述激励包括多个数据包；获取待验证模块的输出响应，并将其与预设标准进行比较，其中，所述预设标准为已通过测试的标准模块在所述激励下的输出响应；所述标准模块为优化前的用于对PCIE的待发送数据进行处理的模块；若相同，则验证通过；否则，验证不通过。2.根据权利要求1所述的方法，其特征在于，向待验证模块中输入激励之前，所述方法还包括：随机生成多组数据；针对每一组数据，按照预定的格式为该组数据添加包头包尾，以获得多个数据包；按照所述多个数据包的发送顺序，依次针对每个数据包，基于所述待验证模块支持的总线的位宽、所述数据包的长度和所述数据包的前一数据包在所述总线上的位置信息，确定所述数据包在所述总线上的位置信息，并将包含位置信息的数据包作为所述待验证模块的激励。3.根据权利要求2所述的方法，其特征在于，所述基于所述待验证模块支持的总线的位宽、所述数据包的长度和所述数据包的前一数据包在所述总线上的位置信息，确定所述数据包在所述总线上的位置信息，包括：按照所述多个数据包的发送顺序，依次针对每个数据包，执行以下处理，确定所述数据包在所述总线上的位置信息，所述位置信息包括所述数据包在所述总线上的起始位置和结束位置：若所述数据包为首个数据包，则将所述总线位宽中的任一字节处作为所述数据包在所述总线上的起始位置，并依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包在所述总线上的结束位置；若所述数据包为非首个数据包，且所述数据包的前一数据包的结束位置小于所述总线位宽的最大字节值，则将所述数据包的前一数据包的结束位置以及所述总线位宽的最大字节值之间的任一字节处作为所述数据包的起始位置；依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包的结束位置；若所述数据包为非首个数据包，且所述数据包的前一数据包的结束位置等于所述总线位宽的最大字节值，则将所述总线位宽中的任一字节处作为所述数据包在所述总线上的起始位置；依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包的结束位置。4.根据权利要求3所述的方法，其特征在于，所述依据所述数据包在所述总线上的起始位置、所述数据包的长度、所述总线的位宽，确定所述数据包的结束位置，包括：基于所述数据包在所述总线上的起始位置，若所述数据包在所述总线上未发生溢出，则确定所述数据包的结束位置为第一字节处，所述第一字节为所述数据包的起始位置的字节向后移动所述数据包的长度后对应的字节；基于所述数据包在所述总线上的起始位置，若所述数据包在所述总线上溢出，则基于所述数据包在所述总线上的起始位置、所述数据包的长度以及所述总线的位宽确定所述数
据包在所述总线上发送所需要的周期，以及首个周期下所述数据包在所述总线上的起始位置和最后一个周期下所述数据包在所述总线上的结束位置。5.根据权利要求2至4任一项所述的方法，其特征在于，所述输入激励包括至少一个错误数据包，所述错误数据包的包尾包括错误标签；所述预设标准包括标准模块在所述输入激励下的输出响应中所述错误数据包对应的结果标注有错误标识；所述若满足，则验证通过包括：若所述待验证模块的输出响应中所述错误数据包对应的结果标注有错误标识，则该待验证模块验证通过。6.根据权利要求5所述的方法，其特征在于，所述激励中的数据包包括次序标签，所述次序标签表征数据包的发送顺序；所述方法还包括：在向待验证模块中输入激励的过程中，若检测到当前输入的数据包的包尾包括错误标签，则针对所述激励中在所述错误数据包之后的剩余数据包，通过将所述剩余数据包的次序标签的值减一，对剩余数据包进行修正。7.一种验证装置，其特征在于，包括：输入单元，用于向待验证模块中输入激励，所述待验证模块为优化后的用于对PCIE的待发送数据进行处理的模块；所述激励包括多个数据包；验证单元，用于获取待验证模块的输出响应，并将其与预设标准进行比较，其中，所述预设标准为已通过测试的标准模块在...

【专利技术属性】
技术研发人员：万金梅，王朋宇，孙国庆，
申请(专利权)人：龙芯中科技术股份有限公司，
类型：发明
国别省市：