一种异构融合衬底的制作方法及其3D异构带通滤波器技术

本发明专利技术公开了一种异构融合衬底的制作方法及其3D异构带通滤波器，突破了传统滤波器在频率、阶数和带通上的限制，它包括级联在一起的内嵌电容和低通滤波结构，低通滤波结构包括连接在一起的直通微带线和开路枝节，具有低插入损耗、超宽带和小尺寸等特点。超宽带和小尺寸等特点。超宽带和小尺寸等特点。

【技术实现步骤摘要】
一种异构融合衬底的制作方法及其3D异构带通滤波器


[0001]本专利技术涉及射频模拟信号领域，特指一种融合多种工艺形成异构融合衬底的制作方法以及基于此方法得到一种3D异构微波带通滤波器。

技术介绍

[0002]射频滤波器作为无线通信系统中起到频率选择及杂散抑制的关键器件，射频滤波器的设计一直成为当今学术研究和工业生产的重点。现如今，平面射频滤波器从设计元件类型不同来分可以分成两种类型，即用电容、电感等器件来设计的LC谐振滤波器和用微带线来设计的耦合谐振滤波器。LC谐振滤波器由于工艺尺寸限制，其在射频频段的谐振频率较低；而微带线滤波器的尺寸直接受中心频率波长的影响，在综合考虑电路版图面积后，所设计的滤波器谐振频率一般较高。
[0003]此外，射频滤波器的带宽受谐振极点个数的影响，而谐振极点的个数受谐振结构阶数及复杂程度控制。谐振结构阶数越高，谐振极点个数越多，射频滤波器的带宽越宽，但相应的射频滤波器尺寸也越大。因此，单一结构的滤波器无法在较小尺寸的前提下设计为超宽带。
[0004]而随着封装工艺和技术的发展，用于嵌入式的3D异构集成的封装工艺已经成为当前学术研究和工业生产的重点。其中，晶圆级封装(WLP)工艺不仅能够适应不同工艺下融合衬底的建立，也更加便于集成系统的搭建。因此，采用WLP工艺制作的滤波器能够直接用于集成微系统的构建，并大大减小微系统的面积，也能适应当前及未来集成微系统架构的发展需求。
[0005]为此，本专利技术提出的异构融合衬底建立方法和3D异构微波带通滤波器通过晶圆级封装(WLP)工艺和GaAs工艺实现，将采用GaAs工艺加工的内嵌电容(高通结构)通过所搭建的异构融合衬底与用WLP工艺加工的微带线低通滤波结构进行级联，互相弥补了单一的LC谐振滤波器和微带线耦合滤波器在设计频率上的缺陷，能够突破单一LC谐振滤波器结构和小尺寸下的常规微带线耦合滤波器在设计频率、滤波器阶数和滤波器通带的限制，从而设计出一款超宽带、低插损、宽阻带、小尺寸的滤波器结构，并能够便于集成系统的搭建。

技术实现思路

[0006]为克服现有技术的不足及存在的问题，本专利技术提供一种异构融合衬底的制作方法及其3D异构带通滤波器，在GaAs工艺结构上建立嵌入电容和在布线层上建立低通滤波结构，并将两者级联，互相弥补了单一的LC谐振滤波器和微带线耦合滤波器在设计频率上的缺陷，拓宽了低阶数、小尺寸滤波器的通带范围，从而实现超宽带、低损耗、小尺寸和便于集成系统搭建。
[0007]为实现上述目的，本专利技术采用如下技术方案：
[0008]一种3D异构带通滤波器，包括级联在一起的内嵌电容和低通滤波结构，低通滤波结构包括连接在一起的直通微带线和开路枝节。
[0009]作为优选，所述直通微带线包括1/2波长的直通微带线。
[0010]作为优选，所述开路枝节包括1/4波长的开路枝节。
[0011]作为优选，所述开路枝节包括“T”字型的开路枝节。
[0012]作为优选，还包括布线层，低通滤波结构形成在布线层上。
[0013]作为优选，所述布线层包括依次堆叠在一起的第三介质层、第三金属层、第四介质层、第四金属层、第五介质层和第五金属层，低通滤波器结构设置在第五金属层上。
[0014]作为优选，所述第三介质层上设置有第三介质过孔，第三金属层通过第三介质过孔和内嵌电容相连接。
[0015]作为优选，所述第三金属层上设置有散热孔。
[0016]作为优选，所述第三金属层还设置有挖空区，挖空区设置在内嵌电容上。
[0017]作为优选，所述第三金属层、第四金属层和第五金属层上设置有金属焊盘，金属焊盘设置在内嵌电容上。
[0018]作为优选，所述内嵌电容包括下极板、电容层和上极板，电容层设置在下极板和上极板之间，下极板、电容层和上极板依次堆叠在一起。
[0019]作为优选，所述内嵌电容还包括第一金属微带线、第二金属微带线、射频端口和地端口，下极板通过第一金属微带线连接在射频端口上，上极板通过第二金属微带线连接在射频端口上。
[0020]作为优选，还包括GaAs工艺结构，在GaAs工艺结构上制作内嵌电容。
[0021]作为优选，所述GaAs工艺结构及布线层和布线层堆叠在一起。
[0022]作为优选，所述GaAs工艺结构包括依次堆叠在一起的GaAs衬底、第一介质层、第一金属层、第二介质层和第二金属层。
[0023]作为优选，所述下极板形成在第一金属层上，上极板形成在第二金属层上，第二介质层上形成有第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层。
[0024]作为优选，所述第一金属微带线设置在第一金属层上，第二金属微带线设置在第二金属层上，低通滤波结构级联在射频端口上。
[0025]作为优选，还包括树脂衬底，GaAs工艺结构嵌入在树脂衬底中。
[0026]另一方面，本专利技术还提供了一种异构融合衬底的制作方法，用于制备上述的3D异构带通滤波器，包括：
[0027]在晶圆级封装工艺中，建立树脂衬底后，将GaAs工艺结构嵌入树脂衬底中，保证GaAs工艺结构的上表面和树脂衬底的上表面平齐；
[0028]在GaAs工艺中，在GaAs衬底上依次建立第一介质层、第一金属层、第二介质层和第二金属层，并在第一介质层、第一金属层、第二介质层和第二金属层上制作嵌入式无源器件；
[0029]在采用GaAs工艺结构底部设置背金层，背金层作为接地层，并通过背金层上的背金孔穿过GaAs衬底与第一金属层、第二金属层相连制作得到地端口；
[0030]在树脂衬底上制作布线层，布线层中的第三金属层作为接地层，并通过第三介质层的过孔与地端口相连接，使异构融合衬底共接地；
[0031]在第三金属层上制作得到散热孔；
[0032]将第三金属层进行挖空形成位于嵌入式无源器件上方的挖空区；
[0033]在第三金属层、第四金属层和第五金属层上制作位于嵌入式无源器件上方的金属焊盘，在第三介质层、第四介质层和第五介质层上建立过孔，完成布线层的建立，在布线层上制作得到低通滤波结构。
[0034]作为优选，所述在GaAs工艺结构上制作嵌入式无源器件的步骤，其中，嵌入式无源器件为内嵌电容，具体包括：
[0035]在第一金属层上制作得到下极板；
[0036]在第二介质层上制作得到第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层；
[0037]在第二金属层上制作得到上极板；
[0038]在第一金属层上制作得到第一金属微带线，下极板通过第一金属微带线连接在射频端口上；
[0039]在第二金属层上制作得到第二金属微带线，上极板通过第二金属微带线连接在射频端口上，其中，内嵌电容包括下极板、电容层、上极板、第一金属微带线、第二金属微带线、射频端口和地端口。
[0040]作为优选，所述在布线层上制作得到低通滤波结构的步骤，具体包括：
[0041]通过第三金属层、第本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种3D异构带通滤波器，其特征在于，包括级联在一起的内嵌电容和低通滤波结构，低通滤波结构包括连接在一起的直通微带线和开路枝节。2.根据权利要求1所述的一种3D异构带通滤波器，其特征在于，所述直通微带线包括1/2波长的直通微带线，开路枝节包括1/4波长的开路枝节，开路枝节还包括“T”字型的开路枝节。3.根据权利要求1所述的一种3D异构带通滤波器，其特征在于，还包括布线层，布线层包括依次堆叠在一起的第三介质层、第三金属层、第四介质层、第四金属层、第五介质层和第五金属层，低通滤波器结构设置在第五金属层上。4.根据权利要求3所述的一种3D异构带通滤波器，其特征在于，所述第三介质层上设置有第三介质过孔，第三金属层通过第三介质过孔和内嵌电容相连接。5.根据权利要求1所述的一种3D异构带通滤波器，其特征在于，还包括GaAs工艺结构，GaAs工艺结构上制作有内嵌电容，内嵌电容包括下极板、电容层和上极板，GaAs工艺结构包括依次堆叠在一起的GaAs衬底、第一介质层、第一金属层、第二介质层和第二金属层，下极板形成在第一金属层上，上极板形成在第二金属层上，第二介质层上形成有第二介质过孔，第二介质过孔和第一金属层之间的间隙构成电容层。6.根据权利要求5所述的一种3D异构带通滤波器，其特征在于，所述内嵌电容还包括第一金属微带线、第二金属微带线和射频端口，下极板连接在通过第一金属微带线连接在射频端口上，上极板通过第二金属微带线连接在射频端口上，低通滤波结构级联在射频端口上。7.一种异构融合衬底的制作方法，其特征在于，包括：在晶圆级封装工艺中，建立树脂衬底后，将GaAs工艺结构嵌入树脂衬底中，保证GaAs工艺结构的上表面和树脂衬底的上表面平齐；在GaAs工艺中，依次建立第一介质层、第一金属层、第二介质层和第二金属层，并在第一介质层、第一金属层、第二介质层和第二金属层上制作嵌入式无源器件；在GaAs工艺结构底部设置背...

【专利技术属性】
技术研发人员：苏国东，刘昊，刘军，
申请(专利权)人：杭州电子科技大学，
类型：发明
国别省市：