栅极驱动器和包括栅极驱动器的显示装置制造方法及图纸

提供了栅极驱动器和包括栅极驱动器的显示装置。栅极驱动器包括进位信号生成电路和移位寄存器电路。进位信号生成电路接收垂直起始信号并且输出第一进位信号和第二进位信号。移位寄存器电路接收第一进位信号和第二进位信号并且输出第一级第一进位信号、第一级第二进位信号和第一级栅极输出信号。进位信号生成电路包括生成第一进位信号的第一进位生成器和生成第二进位信号的第二进位生成器。移位寄存器电路包括生成第一级第一进位信号的第一级第一进位生成器、生成第一级第二进位信号的第一级第二进位生成器和输出第一级栅极输出信号的第一级输出缓冲器。号的第一级输出缓冲器。号的第一级输出缓冲器。

【技术实现步骤摘要】
栅极驱动器和包括栅极驱动器的显示装置


[0001]本专利技术构思的实施方式涉及栅极驱动器和包括栅极驱动器的显示装置。更具体地，本专利技术构思的实施方式涉及稳定地输出栅极信号的栅极驱动器和包括栅极驱动器的显示装置。

技术介绍

[0002]通常，显示装置包括显示面板和显示面板驱动器。显示面板包括多条栅极线、多条数据线、多条发射线和多个像素。显示面板驱动器包括栅极驱动器、数据驱动器、发射驱动器和驱动控制器。栅极驱动器向栅极线输出栅极信号。数据驱动器向数据线输出数据电压。发射驱动器向发射线输出发射信号。驱动控制器控制栅极驱动器、数据驱动器和发射驱动器。
[0003]最近，显示面板的尺寸正在增加，显示面板的分辨率正在增加并且显示面板的驱动速度正在增加。相应地，栅极线的负载可能由于要由栅极驱动器驱动的像素的数量的增加、栅极线的长度的增加以及栅极线的寄生电容的增加而增加。此外，也可以增加施加到栅极驱动器的时钟信号的频率。由于高速驱动和负载的增加，所以栅极驱动器的输出信号的波形可能破损。因此，栅极驱动器的稳定性和可靠性可能降低。r/>[0004]此本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种栅极驱动器，包括：进位信号生成电路，所述进位信号生成电路被配置为接收垂直起始信号并且输出第一进位信号和第二进位信号；以及移位寄存器电路，所述移位寄存器电路被配置为接收所述第一进位信号和所述第二进位信号并且输出第一级第一进位信号、第一级第二进位信号和第一级栅极输出信号，其中，所述进位信号生成电路包括被配置为生成所述第一进位信号的第一进位生成器和被配置为生成所述第二进位信号的第二进位生成器，并且其中，所述移位寄存器电路包括被配置为生成所述第一级第一进位信号的第一级第一进位生成器、被配置为生成所述第一级第二进位信号的第一级第二进位生成器和被配置为输出所述第一级栅极输出信号的第一级输出缓冲器。2.根据权利要求1所述的栅极驱动器，其中，所述进位信号生成电路的晶体管之间的连接与所述移位寄存器电路的晶体管之间的连接不同。3.根据权利要求1所述的栅极驱动器，其中，所述进位信号生成电路还包括输出缓冲器，所述输出缓冲器包括：第九晶体管，所述第九晶体管包括连接到QB节点的控制电极、被配置为接收高电源电压的输入电极和连接到输出端子的输出电极；以及第十晶体管，所述第十晶体管包括连接到Q1节点的控制电极、被配置为接收低电源电压的输入电极和连接到所述输出端子的输出电极。4.根据权利要求3所述的栅极驱动器，其中，所述第一进位生成器包括：第十四晶体管，所述第十四晶体管包括连接到所述QB节点的控制电极、被配置为接收所述高电源电压的输入电极和连接到第一进位输出端子的输出电极；以及第十五晶体管，所述第十五晶体管包括连接到所述Q1节点的控制电极、被配置为接收所述低电源电压的输入电极和连接到所述第一进位输出端子的输出电极。5.根据权利要求1所述的栅极驱动器，其中，所述第二进位生成器包括：第七晶体管，所述第七晶体管包括连接到第三节点的控制电极、被配置为接收第二时钟信号的输入电极和连接到第二进位输出端子的输出电极；第十一晶体管，所述第十一晶体管包括被配置为接收低电源电压的控制电极、连接到第一节点的输入电极和连接到所述第三节点的输出电极；以及第二电容器，所述第二电容器包括连接到所述第三节点的第一端和连接到所述第二进位输出端子的第二端。6.根据权利要求1所述的栅极驱动器，其中，所述进位信号生成电路还包括：第一晶体管，所述第一晶体管包括被配置为接收第一时钟信号的控制电极、被配置为接收所述垂直起始信号的输入电极和连接到Q2节点的输出电极；第二晶体管，所述第二晶体管包括连接到第一节点的控制电极、被配置为接收高电源电压的输入电极和连接到第二节点的输出电极；第三晶体管，所述第三晶体管包括连接到Q1节点的控制电极、被配置为接收第二时钟信号的输入电极和连接到所述第二节点的输出电极；第四晶体管，所述第四晶体管包括连接到所述Q2节点的控制电极、被配置为接收所述第一时钟信号的输入电极和连接到所述第一节点的输出电极；
第五晶体管，所述第五晶体管包括被配置为接收所述第一时钟信号的控制电极、被配置为接收低电源电压的输入电极和连接到所述第一节点的输出电极；以及第三电容器，所述第三电容器包括连接到所述Q1节点的第一端和连接到所述第二节点的第二端。7.根据权利要求6所述的栅极驱动器，其中，所述进位信号生成电路还包括：第六晶体管，所述第六晶体管包括被配置为接收所述第二时钟信号的控制电极、连接到QB节点的输入电极和连接到第二进位输出端子的输出电极；第八晶体管，所述第八晶体管包括连接到所述Q2节点的控制电极、被配置为接收所述高电源电压的输入电极和连接到所述QB节点的输出电极；以及第一电容器，所述第一电容器包括被配置为接收所述高电源电压的第一端和连接到所述QB节点的第二端。8.根据权利要求7所述的栅极驱动器，其中，所述进位信号生成电路还包括：第十二晶体管，所述第十二晶体管包括被配置为接收所述低电源电压的控制电极、连接到所述Q2节点的输入电极和连接到所述Q1节点的输出电极。9.根据权利要求7所述的栅极驱动器，其中，所述进位信号生成电路还包括：第十三晶体管，所述第十三晶体管包括被配置为接收复位信号的控制电极、被配置为接收所述高电源电压的输入电极和连接到所述Q2节点的输出电极。10.根据权利要求1所述的栅极驱动器，其中，所述进位信号生成电路还包括：第十七晶体管，所述第十七晶体管包括被配置为接收第一时钟信号的控制电极、被配置为接收所述垂直起始信号的输入电极和连接到第四节点的输出电极；以及第十八晶体管，所述第十八晶体管包括被配置为接收低电源电压的控制电极、连接到所述第四节点的输入电极和连接到第五节点的输出电极。11.根据权利要求10所述的栅极驱动器，其中，所述进位信号生成电路还包括：第十九晶体管，所述第十九晶体管包括连接到所述第五节点的控制电极、连接到所述第五节点的输入电极和连接到Q1节点的输出电极。12.根据权利要求1所述的栅极驱动器，其中，所述进位信号生成电路还包括：第一晶体管，所述第一晶体管包括被配置为接收第一时钟信号的控制电极、被配置为接收所述垂直起始信号的输入电极和连接到Q2节点的输出电极；第二晶体管，所述第二晶体管包括连接到第一节点的控制电极、被配置为接收高电源电压的输入电极和连接到第二节点的输出电极；第三晶体管，所述第三晶体管包括被配置为接收第二时钟信号的控制电极、连接到所述第二节点的输入电极和连接到所述Q2节点的输出电极；第四晶体管，所述第四晶体管包括连接到所述Q2节点的控制电极、被配置为接收所述第一时钟信号的输入电极和连接到所述第一节点的输出电极；以及第五晶体管，所述第五晶体管包括被配置为接收所述第一时钟信号的控制电极、被配置为接收低电源电压的输入电极和连接到所述第一节点的输出电极。13.根据权利要求12所述的栅极驱动器，其中，所述进位信号生成电路还包括：第六晶体管，所述第六晶体管包括被配置为接收所述第二时钟信号的控制电极、连接到QB节点的输入电极和连接到第二进位输出端子的输出电极；
第八晶体管，所述第八晶体管包括连接到所述Q2节点的控制电极、被配置为接收所述高电源电压的输入电极和连接到所述QB节点的输出电极；第一电容器，所述第一电容器包括被配置为接收所述高电源电压的第一端和连接到所述QB节点的第二端；以及第四电容器，所述第四电容器包括被配置为接收所述第二时钟信号的第一端和连接到Q1节点的第二端。14.根据权利要求1...

【专利技术属性】
技术研发人员：印海静，
申请(专利权)人：三星显示有限公司，
类型：发明
国别省市：