存储器元件及其制造方法技术

本发明专利技术提供了一种存储器元件及其制造方法。所述存储器元件可以应用于三维AND快闪存储器元件。存储器元件包括栅极堆叠结构、通道柱、多个导体柱以及电荷储存结构。所述栅极堆叠结构位于介电基底上方。所述栅极堆叠结构包括彼此交替堆叠的多个栅极层与多个绝缘层。所述通道柱延伸穿过所述栅极堆叠结构。每一所述导体柱包括主体部与延伸部。所述主体部延伸穿过所述栅极堆叠结构，且与所述通道柱电性连接。所述延伸部在所述主体部下方且与所述主体部连接，且与所述通道柱电性隔离。电荷储存结构，位于所述通道柱与所述多个栅极层之间。位于所述通道柱与所述多个栅极层之间。位于所述通道柱与所述多个栅极层之间。

【技术实现步骤摘要】
存储器元件及其制造方法


[0001]本专利技术是有关于一种半导体元件及其制造方法，且特别是有关于一种存储器元件及其制造方法。

技术介绍

[0002]非易失性存储器具有可使得存入的数据在断电后也不会消失的优点，因此广泛采用于个人计算机和其他电子设备中。目前业界较常使用的三维存储器包括或非门(NOR)存储器以及与非门(NAND)存储器。此外，另一种三维存储器为与门(AND)存储器，其可应用在多维度的存储器阵列中而具有高集成度与高面积利用率，且具有操作速度快的优点。因此，三维存储器元件的发展已逐渐成为目前的趋势。然而，仍存在许多与三维存储器元件相关的挑战。

技术实现思路

[0003]本专利技术实施例提出一种存储器元件可以以避免源极柱与接地的导体层之间或漏极柱与接地的导体层之间发生短路。
[0004]依据本专利技术实施例提出一种存储器元件，包括栅极堆叠结构、通道柱、多个导体柱以及电荷储存结构。所述栅极堆叠结构位于介电基底上方。所述栅极堆叠结构包括彼此交替堆叠的多个栅极层与多个绝缘层。所述通道柱延伸穿过所述栅极堆叠结构。每一所述导体柱包括主体部与延伸部。所述主体部延伸穿过所述栅极堆叠结构。所述主体部与所述通道柱电性连接。所述延伸部在所述主体部下方且与所述主体部连接。所述延伸部与所述通道柱电性隔离。电荷储存结构，位于所述通道柱与所述多个栅极层之间。
[0005]依据本专利技术实施例提出一种存储器元件，包括保护层、导体层、栅极堆叠结构、通道柱、多个导体柱以及电荷储存结构。所述保护层位于介电基底上方。所述导体层位于所述保护层上。所述栅极堆叠结构位于导体层上方，所述栅极堆叠结构包括彼此交替堆叠的多个栅极层与多个栅极层。所述通道柱延伸穿过所述栅极堆叠结构、所述导体层与所述保护层。所述多个导体柱延伸穿过所述栅极堆叠结构、所述导体层与所述保护层。所述电荷储存结构位于所述通道柱与所述多个栅极层之间。
[0006]依据本专利技术提出一种存储器元件的制造方法，包括以下步骤。形成停止件于介电基底上。形成导体层于所述停止件上。形成堆叠结构于所述导体层上。所述堆叠结构包括彼此交替堆叠的多个中间层与多个绝缘层。形成开口于所述堆叠结构中。形成通道柱于所述开口中。形成绝缘填充层于所述开口中。形成绝缘柱于所述开口剩余的空间中。在所述绝缘填充层中形成多个第一孔，其中所述停止件裸露于所述多个开口。形成多个延伸部于所述多个第一孔中。移除部分所述绝缘填充层以形成多个第二孔，其中所述多个延伸部的顶面裸露于所述多个第二孔。在所述多个第二孔中形成多个主体部，其中所述主体部与所述延伸部连接，且与所述延伸部共同形成多个导体柱。将所述多个中间层取代为多个栅极层。形成多个电荷储存结构，在所述多个栅极层与所述通道柱之间。
[0007]在本专利技术实施例的存储器元件中，通过将源极柱或漏极柱的下部的径长缩小且与通道柱电性绝缘，或通过在接地导体层下方设置保护层，可以避免源极柱或漏极柱与接地的导体层发生短路。
[0008]本专利技术实施例的存储器元件的制造方法可以与现有工艺整合，并且可以增加工艺的裕度。
附图说明
[0009]图1A示出根据一些实施例的存储器阵列的电路图。
[0010]图1B示出图1A中的存储器阵列的局部三维视图。
[0011]图1C与图1D示出图1B的切线I
‑
I
’
的剖面图。
[0012]图1E示出图1B、图1C、图1D的切线II
‑
II
’
的俯视图。
[0013]图1F示出图1B与图1C的切线III
‑
III
’
的俯视图。
[0014]图1G至图1L示出图1A中存储器阵列的各种局部的剖面图。
[0015]图2A至图2D是依照本专利技术的实施例的各种存储器元件的剖面示意图。
[0016]图3A至图3I是依照本专利技术的实施例的一种存储器元件的制造流程的剖面示意图。
[0017]图4A至图4F是依照本专利技术的另一实施例的一种存储器元件的制造流程的剖面示意图。
[0018]图5A至图5C是依照本专利技术的又一实施例的一种存储器元件的制造流程的剖面示意图。
[0019]图6是依照本专利技术的又一实施例的一种存储器元件的剖面示意图。
[0020]附图标记说明
[0021]10：存储器阵列
[0022]12、112：电荷储存层
[0023]14、114：隧穿层
[0024]16、116：通道柱
[0025]20：存储单元
[0026]24：隔离件
[0027]28、128：绝缘柱
[0028]31a、31b、131a、131b：延伸部
[0029]32a：第一导体柱/源极柱
[0030]32b：第二导体柱/漏极柱
[0031]32f、132f：足部
[0032]32l、33a、33b、132l、133a、133b：主体部
[0033]36、136：阻挡层
[0034]38：栅极层/字线
[0035]138：栅极层
[0036]40、140：电荷储存结构
[0037]49、149：保护层
[0038]50：介电基底
[0039]50s：表面
[0040]52、102：停止件
[0041]52a：停止块
[0042]52b：停止层
[0043]52c：停止颗粒
[0044]52d、100：基底
[0045]53、103：导体层
[0046]54、101、107：绝缘层
[0047]60：箭头
[0048]104：绝缘层
[0049]106：中间层
[0050]108：开口
[0051]109、129a、129b、130a、130b：孔
[0052]110：衬层
[0053]115：顶盖绝缘层
[0054]122：绝缘层
[0055]124、124a：绝缘填充层
[0056]1301：孔
[0057]130f：孔
[0058]132a、132b：导体柱
[0059]134：水平开口
[0060]137：势垒层
[0061]A
(i)
、A
(i+1)
：存储器阵列
[0062]BLOCK、BLOCK
(i)
、BLOCK
(i+1)
：区块
[0063]BL
n
、BL
n+1
：位线
[0064]SL
n
、SL
n+1
：源极线
[0065]SP
(i)n
、Sp
(i)n+1
、SP
(i+1)n
、SP
(i+1)n+1
：源极柱
[0066]本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器元件，包括：栅极堆叠结构，位于介电基底上方，其中所述栅极堆叠结构包括彼此交替堆叠的多个栅极层与多个绝缘层；通道柱，延伸穿过所述栅极堆叠结构；多个导体柱，其中每一导体柱包括：主体部，延伸穿过所述栅极堆叠结构，其中所述主体部与所述通道柱电性连接；以及延伸部，在所述主体部下方且与所述主体部连接，其中所述延伸部与所述通道柱电性隔离；以及电荷储存结构，位于所述通道柱与所述多个栅极层之间。2.根据权利要求1所述的存储器元件，还包括隔离件，位于所述延伸部与所述通道柱之间。3.根据权利要求1所述的存储器元件，其中所述延伸部与所述主体部之间具有界面。4.根据权利要求1所述的存储器元件，其中所述延伸部的晶相数低于所述主体部的晶相数。5.根据权利要求1所述的存储器元件，其中所述延伸部的材料包括单晶硅，所述主体部的材料包括掺杂的多晶硅。6.根据权利要求1所述的存储器元件，其中所述延伸部的顶面以及上侧壁被所述主体部包覆。7.根据权利要求1所述的存储器元件，还包括：导体层，位于所述栅极堆叠结构与所述介电基底之间；停止件，位于所述导体层与所述介电基底之间，其中所述延伸部延伸穿过所述导体层且着陆于所述停止件；以及绝缘柱，延伸穿过所述栅极堆叠结构与所述导体层，其中所述绝缘柱分离所述多个导体柱且与所述延伸部侧向间隔一非零距离。8.根据权利要求7所述的存储器元件，其中所述停止件包括停止层、停止块、停止颗粒、基底或其组合。9.一种存储器元件，包括：保护层，位于介电基底上方；导体层，位于所述保护层上；栅极堆叠结构，位于导体层上方，所述栅极堆叠结构包括彼此交替堆叠的多个栅极层与多个栅极层；通道柱，延伸穿过所述栅极堆叠结构、所述导体层与所述保护层；多个导体柱，延伸穿过所述栅极堆叠结构、所述导体层与所述保护层；以及电荷储存结构，位于所述通道柱与所述多个栅极层之间。10.根据权利要求9所述的存储器元件，其中每一导体柱包括：主体部，延伸穿过所述栅极堆叠结构、所述导体层与...

【专利技术属性】
技术研发人员：黄珈择，
申请(专利权)人：旺宏电子股份有限公司，
类型：发明
国别省市：