增强型数字信号处理器（DSP）NAND闪存制造技术

一种用于数据存储设备的非易失性存储器(NVM)设备中的数字信号处理(DSP)的系统和方法的方法和装置，该NVM设备包括耦合到NVM裸片的CMOS。根据某些实施方案，由控制器向NVM的CMOS部件提供一个或多个DSP计算，该CMOS部件配置一个或多个存储器裸片以对保留在裸片上的数据执行原子计算。每个裸片的计算结果被提供给用于每个裸片的输出锁存器，根据需要将数据反向传播回到所配置的计算部分，否则将结果转发到控制器。控制器聚合每个裸片的DSP计算的结果并且将该结果呈现给主机系统。的结果并且将该结果呈现给主机系统。的结果并且将该结果呈现给主机系统。

【技术实现步骤摘要】
【国外来华专利技术】增强型数字信号处理器(DSP)NAND闪存
[0001]相关申请的交叉引用
[0002]本专利申请要求2021年6月16日提交的美国申请17/349,508号的优先权，该专利申请全文以引用方式并入本文。

技术介绍


[0003]本公开的实施方案整体涉及数据存储设备上的计算，并且更具体地涉及非易失性存储器(NVM)设备上的数字信号处理。
[0004]相关领域的描述
[0005]具有大量数据的数字信号处理(DSP)常规上是资源密集型任务，除了从存储装置获取数据和处理该数据之外，通常需要管理主机系统以实现计算方法。用于此任务的主机系统资源可能或许在延长的时间段内不可用于其他处理任务。DSP计算任务的示例包括搜索、数据过滤、机器学习(例如，神经网络、回归、状态向量机、聚类以及其他，此外还有优化相关联的参数)、在大数据体内计数等。
[0006]因此，本领域需要在数据存储设备内更有效地执行DSP。

技术实现思路

[0007]一种用于数据存储设备的非易失性存储器(NVM)设备中的数字信号处理(DSP)的系统和方法的方法和装置，该NVM设备包括耦合到NVM裸片的CMOS。根据某些实施方案，由控制器向NVM的CMOS部件提供一个或多个DSP计算，该CMOS部件配置一个或多个存储器裸片以对保留在裸片上的数据执行原子计算。每个裸片的计算结果被提供给用于每个裸片的输出锁存器，根据需要将数据反向传播回到所配置的计算部分，否则将结果转发到控制器。控制器聚合每个裸片的DSP计算的结果并且将该结果呈现给主机系统。
[0008]在一个实施方案中，公开了一种数据存储设备，所述数据存储设备包括：存储器设备，所述存储器设备包括多个CMOS结构，每个CMOS结构耦合到NVM裸片的一部分；以及控制器。所述控制器被配置为使得所述数据存储设备接收执行数字信号处理(DSP)计算的命令，将所述DSP计算的一部分编码到所述存储器设备的所述多个CMOS结构中的每个CMOS结构；并且从所述存储器设备的所述多个CMOS结构接收所述DSP计算的输出。
[0009]在另一个实施方案中，公开了一种用于数据存储设备的控制器，所述控制器包括：存储器设备，所述存储器设备包括计算机可读指令；以及处理器，所述处理器被配置为读取使得所述处理器执行用于数字信号处理的方法的所述计算机可读指令。所述方法包括：将数据集的一部分数据存储在多个NVM裸片中的NVM裸片上，所述部分数据包括原子单位的数据；接收包括多个计算的数字信号处理(DSP)命令；以及利用所述多个计算中的计算来对NVM存储器设备的CMOS进行编码，所述NVM存储器设备包括耦合到所述多个NVM裸片中的NVM裸片的所述CMOS。所述方法还包括利用存储在所述NVM裸片上的所述部分数据来处理所述
NVM裸片上的所述计算，以及接收处理所述计算的结果。
[0010]在另一个实施方案中，公开了一种数据存储设备，所述数据存储设备包括存储器装置；以及控制器装置，所述控制器装置被配置为执行用于数字信号处理(DSP)的方法。所述方法包括：接收执行DSP计算的命令，所述DSP计算包括多个原子计算部件；对所述存储器装置的多个裸片进行编码，每个裸片被编码以计算所述多个原子计算部件中的至少一个原子计算部件；以及接收所述DSP计算的输出。
附图说明
[0011]因此，通过参考实施方案，可以获得详细理解本公开的上述特征的方式、本公开的更具体描述、上述简要概述，所述实施方案中的一些在附图中示出。然而，应当注意的是，附图仅示出了本公开的典型实施方案并且因此不应视为限制其范围，因为本公开可以允许其他同等有效的实施方案。
[0012]图1是示出根据某些实施方案的存储系统的示意性框图，在该存储系统中数据存储设备可用作主机设备的存储设备。
[0013]图2是根据某些实施方案的电路边界阵列(CbA)架构的示意图。
[0014]图3是示出根据某些实施方案的管理多个存储器裸片的控制器的示意性框图，每个存储器裸片包括NVM的CMOS芯片。
[0015]图4是示出根据某些实施方案的CMOS芯片架构的示意性框图。
[0016]图5是示出根据某些实施方案的数字信号处理的方法的流程图。
[0017]为了有助于理解，在可能的情况下，使用相同的参考标号来表示附图中共有的相同元件。可以设想是，在一个实施方案中公开的元件可以有利地用于其他实施方案而无需具体叙述。
具体实施方式
[0018]在下文中，参考本公开的实施方案。然而，应当理解，本公开不限于具体描述的实施方案。相反，思考以下特征和元件的任何组合(无论是否与不同实施方案相关)以实现和实践本公开。此外，尽管本公开的实施方案可以实现优于其他可能解决方案和/或优于现有技术的优点，但是否通过给定实施方案来实现特定优点不是对本公开的限制。因此，以下方面、特征、实施方案和优点仅是说明性的，并且不被认为是所附权利要求书的要素或限制，除非在权利要求书中明确地叙述。同样地，对“本公开”的引用不应当被解释为本文公开的任何专利技术主题的概括，并且不应当被认为是所附权利要求书的要素或限制，除非在权利要求书中明确地叙述。
[0019]一种用于数据存储设备的非易失性存储器(NVM)设备中的数字信号处理(DSP)的系统和方法的方法和装置，该NVM设备包括耦合到NVM裸片的CMOS。根据某些实施方案，由控制器向NVM的CMOS部件提供一个或多个DSP计算，该CMOS部件配置一个或多个存储器裸片以对保留在裸片上的数据执行原子计算。每个裸片的计算结果被提供给用于每个裸片的输出锁存器，根据需要将数据反向传播回到所配置的计算部分，否则将结果转发到控制器。控制器聚合每个裸片的DSP计算的结果并且将该结果呈现给主机系统。
[0020]图1是根据某些实施方案的存储系统100的示意性框图，其中主机设备104与数据
存储设备106通信。例如，主机设备104可以利用包括在数据存储设备106中的非易失性存储器(NVM)110来存储和检索数据。主机设备104包括主机DRAM 138。在一些示例中，存储系统100可以包括可作为存储阵列工作的多个存储设备，诸如数据存储设备106。例如，存储系统100可以包括多个数据存储设备106，其被配置成共同用作主机设备104的大容量存储设备的廉价/独立磁盘(RAID)冗余阵列。
[0021]主机设备104可以向一个或多个存储设备(诸如数据存储设备106)存储数据和/或从其检索数据。如图1所示，主机设备104可以经由接口114与数据存储设备106通信。主机设备104可以包括多种设备中的任何一种，包括计算机服务器、网络附接存储(NAS)单元、台式计算机、笔记本(即膝上型)计算机、平板计算机、机顶盒、电话手机诸如所谓的“智能”电话、所谓的“智能”平板电脑、电视、相机、显示设备、数字媒体播放器、视频游戏控制台、视频流设备，或能够从数据存储设备发送或接收数据的其他设备。
[0022]数据存储设备106包括控制器108、NVM 110、本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种数据存储设备，包括：存储器设备，所述存储器设备包括多个CMOS结构，每个CMOS结构耦合到NVM裸片的一部分；和控制器，所述控制器被配置为使得所述数据存储设备：接收执行数字信号处理(DSP)计算的命令；将所述DSP计算的一部分编码到所述存储器设备的所述多个CMOS结构中的每个CMOS结构；以及从所述存储器设备的所述多个CMOS结构接收所述DSP计算的输出。2.根据权利要求1所述的数据存储设备，其中所述CMOS结构对所述NVM的一部分进行编码以计算所述DSP计算的所述部分，并且其中由所述多个CMOS结构中的一个或多个CMOS结构进行的所述编码并行地发生。3.根据权利要求2所述的数据存储设备，其中所述NVM使用存储在所述NVM上的数据来计算所述DSP计算的所述部分。4.根据权利要求3所述的数据存储设备，其中所述CMOS结构将所述NVM的一部分编码为乘法累加单元(MAC)、算术逻辑单元(ALU)或中央处理单元(CPU)中的一者。5.根据权利要求4所述的数据存储设备，其中所述DSP计算包括过滤、搜索、计数、压缩、图像分析、数学变换或形成机器学习神经元中的一者。6.根据权利要求5所述的数据存储设备，包括第二存储器设备，所述控制器被进一步配置为将所述DSP计算的一部分编码到所述第二存储器设备，并且从所述第二存储器设备接收所述DSP计算的第二输出。7.根据权利要求6所述的数据存储设备，所述控制器被进一步配置为响应于所述命令来聚合所述输出和所述第二输出。8.一种用于数据存储设备的控制器，所述控制器包括：存储器设备，所述存储器设备包括计算机可读指令；和处理器，所述处理器被配置为读取使得所述处理器执行用于数字信号处理的方法的所述计算机可读指令，所述方法包括：将数据集的一部分数据存储在多个NVM裸片中的NVM裸片上，所述部分数据包括原子单位的数据；接收包括多个计算的数字信号处理(DSP)命令；利用所述多个计算中的计算来对NVM存储器设备的CMOS进行编码，所述NVM存储器设备包括耦合到所述多个NVM裸片中的NVM裸片的所述CMOS；利用存储在所述NVM裸片上的所述部分数据来处理所述NVM裸片上的所述计算；以及接收处理所述计算的结果。9.根据权利要求8所述的控制器，所述方法还包括：将所述数...

【专利技术属性】
技术研发人员：A，
申请(专利权)人：西部数据技术公司，
类型：发明
国别省市：