一种时钟同步方法和相关设备技术

本申请实施例提供了一种时钟同步方法和相关设备。该方法包括：确定至少两个待同步主机间的N条链路中第n条链路的时延信息和测量时钟偏移，n＝1，......，N，N为大于或等于1的正整数；根据第n条链路的时延信息，确定第n条链路的权重；根据N条链路的权重和测量时钟偏移，同步至少两个待同步主机的时钟时间。由于每条链路的时延信息一般不会完全相同，因此确定的每条链路的权重也不会完全相同。该方法可以根据N条链路中每条链路的权重和测量时钟偏移，同步至少两个待同步主机的时钟时间，从而将误差以不同的权重分配到每条链路中，提高多个待同步主机的时钟同步的精确度，降低时钟同步的误差。误差。误差。

【技术实现步骤摘要】
一种时钟同步方法和相关设备


[0001]本申请实施例涉及计算机领域，主要涉及一种时钟同步方法、计算装置、计算设备、芯片系统和计算机可读存储介质。

技术介绍

[0002]随着高性能计算技术和业务的发展，越来越多的计算业务需要通过多台主机共同完成。在此过程中，需要对多台主机的时钟进行同步，从而为主机间的数据共享、设备协调等功能提供保障。多台主机的时钟同步的基础是两两主机时钟间的精确同步。目前主流的时钟同步方法是发送附有时间戳的包探测方法，例如网络时间协议(network time protocol，NTP)、精准时间协议(precision time protocol，PTP)和数据中心时间协议(datacenter time protocol，DTP)协议。包探测方法需要假设两个主机间往返的单向时延相同，然而在包含多台主机的网络中，两两主机间往返的单向时延具有不对称性。单向时延为从第一主机传输数据包至第二主机所需的时间。往返的单向时延的不对称性为从第一主机传输数据包至第二主机所需的时间与从第二主机传输数据包至第一主机所需的时间不相同。因此，在往返的单向时延不对称的场景中，仅使用包探测方法进行时钟同步的精确度较低，产生的误差较大。
[0003]如何提高多个主机的时钟同步的精确度，从而降低时钟同步的误差成为亟待解决的问题。

技术实现思路

[0004]本申请实施例提供一种时钟同步方法、计算装置、计算设备、芯片系统和计算机可读存储介质，可以提高多个主机的时钟同步的精确度，从而降低时钟同步的误差。
>[0005]第一方面，提供了一种时钟同步方法，该方法包括：确定至少两个待同步主机间的N条链路中第n条链路的时延信息和测量时钟偏移；根据第n条链路的时延信息，确定第n条链路的权重；根据N条链路的权重和测量时钟偏移，同步至少两个待同步主机的时钟时间。
[0006]其中，n＝1，......，N，N为大于或等于1的正整数。时延信息包括往返时间或往返的单向时延之差。第n条链路的测量时钟偏移为第n条链路连接的两个待同步主机的测量时钟偏移。
[0007]本申请实施例中，计算设备可以根据每条链路的时延信息，确定每条链路的权重。由于每条链路的时延信息一般不会完全相同，因此确定的每条链路的权重也不会完全相同。计算设备可以根据N条链路中每条链路的权重和测量时钟偏移，同步至少两个待同步主机的时钟时间，从而将误差以不同的权重分配到每条链路中，提高多个待同步主机的时钟同步的精确度，降低时钟同步的误差。
[0008]结合第一方面，在第一方面的某些实现方式中，第n条链路的权重与第n条链路的时延信息成反比。
[0009]本申请实施例中，计算设备可以为时延信息较大的链路分配较小的权重，从而为
时延信息较大的链路分配较大的修正量，降低时钟同步的误差。
[0010]结合第一方面，在第一方面的某些实现方式中，确定M个线性独立环路的环路误差；根据M个线性独立环路的环路误差和N条链路的权重，确定N条链路中每条链路的修正量；根据N条链路中每条链路的修正量和测量时钟偏移，同步至少两个待同步主机的时钟时间。
[0011]其中，M个线性独立环路中的第m个线性独立环路的环路误差是第m个线性独立环路包括的所有链路的测量时钟偏移之和，m＝1，......，M，M<N。N条链路中的每条链路的修正量满足约束条件。
[0012]本申请实施例中，计算设备可以根据M个线性独立环路的环路误差和N条链路的权重，将误差按照权重分配给每条链路，从而确定每条链路的修正量。计算设备还可以根据每条链路的修正量和测量时钟偏移，同步至少两个待同步主机的时钟时间，从而提高多个待同步主机的时钟同步的精确度，降低时钟同步的误差。
[0013]结合第一方面，在第一方面的某些实现方式中，约束条件包括：第m个线性独立环路包括的所有链路的修正量之和与第m个线性独立环路的环路误差相同，N条链路中每条链路的修正量为使W
T
Δ2的值为最小值的修正量，其中，W
T
＝{w1,......,w
N
}，w
N
为第N条链路的权重，Δ＝{Δ1,......,Δ
N
}
T
，Δ
N
为第N条链路的修正量。
[0014]本申请实施例中，计算设备可以根据每条链路的权重，为每条链路分配修正量，从而使线性独立环路中每条链路的修正量与该线性独立环路的环路误差相抵消，降低时钟同步的误差。
[0015]结合第一方面，在第一方面的某些实现方式中，约束条件还包括：第n条链路的修正量的绝对值小于第n条链路的往返时间。
[0016]本申请实施例中，计算设备可以根据第n条链路的修正量与第n条链路的往返时间的大小关系，限定第n条链路的修正量的取值范围，从而便于确定每条链路的修正量，节省计算资源。
[0017]结合第一方面，在第一方面的某些实现方式中，确定至少两个待同步主机中的一个主机为参考主机；确定第k个最短路径的实际时钟偏移；将第k个待同步主机的时钟时间调整为第k个待同步主机的时钟时间与第k个最短路径的实际时钟偏移的差值。
[0018]其中，第k个最短路径为K个待同步主机中的第k个待同步主机与参考主机间的最短路径，K个待同步主机是至少两个待同步主机中除参考主机以外的主机，k＝1，......，K。第k个最短路径的实际时钟偏移为第k个待同步主机与参考主机间的最短路径包括的所有链路的实际时钟偏移之和。第k个最短路径包括的每条链路的实际时钟偏移为每条链路的测量时钟偏移与修正量的差值。
[0019]本申请实施例中，计算设备可以根据每条链路的修正量和测量时钟偏移，确定每条链路的实际时钟偏移，还可以确定参考主机、以及每个待同步主机与参考主机间的最短路径的实际时钟偏移。计算设备还可以根据每个待同步主机与参考主机间的最短路径的实际时钟偏移，同步该待同步主机与参考主机的时钟时间，从而提高多个待同步主机的时钟同步的精确度，降低时钟同步的误差。
[0020]第二方面，本申请实施例提供一种计算设备，该计算设备包括用于实现第一方面或第一方面的任一种可能的实现方式的单元。
[0021]第三方面，本申请实施例提供一种计算设备，该计算设备包括处理器，该处理器用于与存储器耦合，读取并执行该存储器中的指令和/或程序代码，以执行第一方面或第一方面的任一种可能的实现方式。
[0022]第四方面，本申请实施例提供一种芯片系统，该芯片系统包括逻辑电路，该逻辑电路用于与输入/输出接口耦合，通过该输入/输出接口传输数据，以执行第一方面或第一方面任一种可能的实现方式。
[0023]第五方面，本申请实施例提供一种计算机可读存储介质，该计算机可读存储介质存储有程序代码，当该计算机存储介质在计算机上运行时，使得计算机执行如第一方面或第一方面的任一种可能的实现方式。
[0024]第六方面，本申请实施例提供一种计算机程序产品，该计算机程序产品包本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种时钟同步方法，其特征在于，包括：确定至少两个待同步主机间的N条链路中第n条链路的时延信息和测量时钟偏移，所述时延信息包括往返时间或往返的单向时延之差，所述第n条链路的测量时钟偏移为所述第n条链路连接的两个待同步主机的测量时钟偏移，n＝1，......，N，N为大于或等于1的正整数；根据所述第n条链路的时延信息，确定所述第n条链路的权重；根据所述N条链路的权重和测量时钟偏移，同步所述至少两个待同步主机的时钟时间。2.根据权利要求1所述的方法，其特征在于，所述第n条链路的权重与所述第n条链路的时延信息成反比。3.根据权利要求1或2所述的方法，其特征在于，所述根据所述N条链路的权重和测量时钟偏移，同步所述至少两个待同步主机的时钟时间，包括：确定M个线性独立环路的环路误差，所述M个线性独立环路中的第m个线性独立环路的环路误差是所述第m个线性独立环路包括的所有链路的测量时钟偏移之和，m＝1，......，M，M<N；根据所述M个线性独立环路的环路误差和所述N条链路的权重，确定所述N条链路中每条链路的修正量，其中所述N条链路中的每条链路的修正量满足约束条件；根据所述N条链路中每条链路的修正量和测量时钟偏移，同步所述至少两个待同步主机的时钟时间。4.根据权利要求3所述的方法，其特征在于，所述约束条件包括：所述第m个线性独立环路包括的所有链路的修正量之和与所述第m个线性独立环路的环路误差相同，所述N条链路中每条链路的修正量为使W
T
Δ2的值为最小值的修正量，其中，W
T
＝{w1,......,w
N
}，w
N
为第N条链路的权重，Δ＝{Δ1,......,Δ
N
}
T
，Δ
N
为第N条链路的修正量。5.根据权利要求4所述的方法，其特征在于，所述约束条件还包括：所述第n条链路的修正量的绝对值小于所述第n条链路的往返时间。6.根据权利要求3至5中任一项所述的方法，其特征在于，所述根据所述N条链路中每条链路的修正量和测量时钟偏移，同步所述至少两个待同步主机的时钟时间，包括：确定所述至少两个待同步主机中的一个主机为参考主机；确定第k个最短路径的实际时钟偏移，所述第k个最短路径为K个待同步主机中的第k个待同步主机与所述参考主机间的最短路径，其中所述K个待同步主机是所述至少两个待同步主机中除所述参考主机以外的主机，k＝1，......，K；将所述第k个待同步主机的时钟时间调整为所述第k个待同步主机的时钟时间与第k个最短路径的实际时钟偏移的差值，所述第k个最短路径的实际时钟偏移为所述第k个待同步主机与所述参考主机间的最短路径包括的所有链路的实际时钟偏移之和，所述第k个最短路径包括的每条链路的实际时钟偏移为每条链路的测量时钟偏移与修正量的差值。7.一种计算装置，其特征在于，包括：确定模块，用于确定至少两个待同步主机间的N条链路中第n条链路的时延信息和测量时钟偏移，所述时延信息包括往返时间或往返的单向时延之差，所述第n条链路的测量时钟
偏移为所述第n条链路连接的两个待同步主机的测量时钟偏移，n＝1，......，N，N为大于或等...

【专利技术属性】
技术研发人员：许延伟，章威，李雨晴，明振宇，
申请(专利权)人：华为技术有限公司，
类型：发明
国别省市：