自适应存储器镜像性能加速器制造技术

一种自适应存储器镜像性能加速器AMMPA(106)包含集中式事务处置块(202)，所述集中式事务处置块将最频繁存取的存储器区(112)动态映射到更快存取存储器(108、110)中。技术在与较低延时相关联的存储器装置中创建所述最频繁存取的存储器区的影子副本(108、110)。针对其提供影子副本的所述区基于使用而动态更新，且所述技术对于不同的存储器分级是灵活的。且所述技术对于不同的存储器分级是灵活的。且所述技术对于不同的存储器分级是灵活的。

【技术实现步骤摘要】
自适应存储器镜像性能加速器


[0001]本申请案的实施例涉及存储器。

技术介绍

[0002]处理数据或计算机代码涉及处理器从存储器读取代码或数据。在许多情况下，由处理器读取的数据必须被复制到短期存储器(例如随机存取存储器(RAM))中，处理器能够从所述短期存储器读取及执行。用于处理数据的另一种技术包含利用芯片内执行(XIP)技术，其中数据及/或代码存储在非易失性存储器(例如快闪存储器)中。使用支持XIP的快闪存储器的益处是数据不必被复制到RAM，且通常在非易失性存储器中比在RAM中可用的存储器多得多。然而，支持XIP的快闪存储器的一个缺点是，快闪存储器通常与比较小的RAM更大的延时相关联。
[0003]已经实施一些技术以在处理器高速缓存与所存储数据/代码(例如支持XIP的快闪存储器)之间利用预取器块，其中预取器逻辑推测性地预取接下来的几个数据块，并将数据存储在预取缓冲器中，借此将数据移动为更靠近处理器高速缓存。然而，预取缓冲区可能无法按比例缩放用于多处理器使用，且对于从快闪存储器读取可能效率低下。

技术实现思路

[0004]处理数据或计算机代码涉及处理器从存储器读取代码或数据。本公开涉及一种自适应性能加速器集成电路(IC)。所述IC包含事务跟踪器，所述事务跟踪器经配置以维持多个存储器块中的每一者的位置映射，其中所述位置映射参考一组分级存储器装置中的第一者及所述一组分级存储器装置的第二存储器中的至少一者，其中所述第一存储器经配置以存储存储在针对其满足存取阈值的所述第二存储器处的数据的一或多个部分的镜像副本。所述IC还包含事务映射器，所述事务映射器经配置以从处理器核心接收存取所述多个存储器块中的第一存储器块的请求，从所述事务跟踪器获得所述第一存储器块的映射地址，及将所述请求重新映射到所述映射地址。
[0005]本公开还涉及一种芯片上系统，其包括一或多个计算核心、经配置以存储来自第二存储器的内容的镜像副本的第一存储器，及加速器块。所述加速器块经配置以跟踪具有比所述第一存储器更高的延时的第二存储器上的多个存储器块中的每一者的存取频率，确定所述多个存储器块中的第一存储器块的所述存取频率满足存取阈值，及响应于确定所述第一存储器块的所述存取频率满足所述存取阈值，发起所述第一存储器块从所述第二存储器到所述第一存储器的DMA镜像。所述SOC还包含事务跟踪器，所述事务跟踪器经配置以维持多个存储器块中的每一者的位置映射，其中所述位置映射包括对所述第一存储器及所述第二存储器的参考。
[0006]本公开还涉及一种方法，其包括从集成电路(IC)上的处理器核心接收对具有比第二存储器更高的延时的第一存储器上的第一地址处的第一存储器块的读取请求，确定所述第一存储器块的映射目的地地址，其中所述映射目的地地址位于所述第二存储器上，其中
所述第二存储器经配置以存储存储在针对其满足存取阈值的所述第一存储器处的数据的一或多个部分，及发起对所述经重新映射目的地的所述读取请求。
附图说明
[0007]针对各种实例的详细描述，现将参考附图，其中：
[0008]图1说明其中实施本公开的各种实施例的分级存储器架构的实例系统图。
[0009]图2说明根据一些实施例的说明用于改进XIP性能的技术的流程图。
[0010]图3说明根据一些实施例的用于改进XIP性能的技术的流程图。
[0011]图4描绘根据一或多个实施例的用于管理镜像数据的流程图。
[0012]图5描绘根据一或多个实施例的延迟排序算法技术的流程图。
[0013]图6描绘根据一或多个实施例的调和实时排序算法技术的流程图。
[0014]图7描绘根据一或多个实施例的用于管理镜像数据的状态机。
[0015]图8描绘根据一或多个实施例的包括可在其上实施本文描述的技术的计算机可读媒体的电子装置。
[0016]在图式中将相同参考数字用于相同或类似(在功能及/或结构上)特征。
具体实施方式
[0017]提供一种技术以包含专用加速器，所述专用加速器经配置以利用由处理器利用的存储器装置的分级性质来改进从跨越分级的较高延时存储器位置执行对代码及/或数据的只读存取。可由处理器存取的存储器可在分级结构中实施，其中可依比离处理器更远的存储器更少的延时来读取更靠近处理器的存储器。通过提供灵活及智能的镜像技术，可通过在较低延时存储器位置中镜像化最频繁存取的代码及/或数据来优化读取请求。为清楚起见，本公开可提及代码正被存储及镜像化。然而，应理解，所述技术适用于任何不可写信息，例如计算机代码或只读数据。
[0018]根据一些实施例，可通过针对最频繁读取的代码部分利用与较低延时相关联的存储器来改进性能。为了以对用户透明的方式实施镜像技术(例如，不需要预先定义最频繁存取的存储器块)，可部署专用硬件加速器来管理数据/代码跟踪及镜像过程。自适应存储器镜像性能加速器(AMMPA)可包含集中式事务处置块，所述集中式事务处置块将最频繁存取的存储器区动态映射到更快存取存储器中。所述技术创建最频繁存取的存储器区的影子副本，且对于不同的存储器分级是灵活的。另外，所述技术适用于更快存储器的一或多个可配置区。
[0019]一般来说，AMMPA可为存储器控制器集成电路，其经配置以动态跟踪存储在存储器位置中的代码及/或数据的存取模式，例如存储器分级当中的启用XIP的快闪存储器或其它较高延时存储器，以检测“热点”。在确定数据的特定部分满足存取阈值(其可基于存取模式动态修改)时，数据的特定部分被镜像化到分配在具有小于目标存储器的延时的存储器上的影子区。AMMPA可拦截定向到目标存储器的事务请求，且重新映射定向到影子副本位置的事务请求。因此，此即时重新映射对用户是透明的，且在处理器上运行的代码是在假设其正在从目标存储器存取内容的情况下处理的。
[0020]根据一些实施例，提供一种包含加速器块的系统，所述加速器块有效地(即时)将
更频繁存取的存储器区映射到有限的更快存取存储器。一或多个计算核心可存取/执行来自较慢存取存储器的内容。所述系统还可包含一或多个快速存取芯片上存储器区作为备份数据存储器。备份数据存储器可经配置以保持来自较慢存储器的频繁存取的内容的影子副本。所述系统可包含AMMPA硬件块，所述AMMPA硬件块充当对较慢存取存储器区的存取的代理。
[0021]在此描述中，术语“耦合”可涵盖实现与此描述一致的功能关系的连接、通信或信号路径。举例来说，如果装置产生信号以控制装置B执行动作：(a)在第一实例中，装置A通过直接连接耦合到装置B，或(b)在第二实例中，如果中间组件C没有更改装置A与装置B之间的功能关系，那么装置A通过中间组件C耦合到装置B，使得装置B由装置A经由由装置A产生的控制信号控制。
[0022]“经配置以”执行任务或功能的装置可在制造时由制造商配置(例如，编程及/或硬连线)以执行所述功能及/或可在制造后由用户配置(或可重新配置)以执行所述功能及/或其它额外或替代功能。配置可通过装置的固件及/或软件编程本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种存储器控制器集成电路IC，其包括：事务跟踪器，其经配置以：维持多个存储器块中的每一者的位置映射，其中所述位置映射参考第一存储器及第二存储器中的至少一者，其中所述第一存储器经配置以存储存储在针对其满足存取阈值的所述第二存储器处的数据的一或多个部分的镜像副本；及事务映射器，其经配置以：从处理器核心接收存取所述多个存储器块中的第一存储器块的请求，从所述事务跟踪器获得所述第一存储器块的映射地址，及将所述请求重新映射到所述映射地址。2.根据权利要求1所述的存储器控制器IC，其中所述第一存储器与比所述第二存储器更低的延时相关联。3.根据权利要求1所述的存储器控制器IC，其中所述事务跟踪器进一步经配置以：跟踪所述多个存储器块中的每一者的存取频率；确定所述多个存储器块中的第二存储器块的所述存取频率满足所述存取阈值；及响应于确定所述第二存储器块的所述存取频率满足所述存取阈值，发起所述第二存储器块从所述第二存储器到所述第一存储器的DMA镜像。4.根据权利要求3所述的存储器控制器IC，其中所述事务跟踪器进一步经配置以根据所述第二存储器块的所述存取频率来更新所述存取阈值。5.根据权利要求3所述的存储器控制器IC，其进一步包括：控制时钟，其经配置以托管定时器逻辑以触发所述多个存储器块中的每一者的所述存取频率的基于老化的加权。6.根据权利要求1所述的存储器控制器IC，其中所述第一存储器及所述第二存储器中的至少一者与第二存储器控制器相关联。7.根据权利要求1所述的存储器控制器IC，其进一步包括：仲裁块，其经配置以针对来自所述处理器核心的读取请求及DMA镜像而调度对所述存储器的存取。8.一种芯片上系统，其包括：一或多个计算核心；第一存储器，其经配置以存储来自第二存储器的内容的镜像副本；加速器块，其经配置以：跟踪具有比所述第一存储器更高的延时的第二存储器上的多个存储器块中的每一者的存取频率；确定所述多个存储器块中的第一存储器块的所述存取频率满足存取阈值；及响应于确定所述第一存储器块的所述存取频率满足所述存取阈值，发起所述第一存储器块从所述第二存储器到所述第一存储器的直接存储器存取DMA镜像；及事务跟踪器，其经配置以：维持多个存储器块中的每一者的位置映射，其中所述位置映射包括对所述第一存储器及所述第二存储器的参考。
9.根据权利要求8所述的芯片上系统，其进一步包括：事务映射器，其经配置以：从处理器核心接收存取所述第一存储器块的请求，从所述事务跟踪器获得所述第一存储器块在所述第二存储器处的映射地址，及将所述请求重新映射到所述映射地址。10.根据权利要求9所述的芯片上系统，其进一步包括事务跟踪器，所述...

【专利技术属性】
技术研发人员：S，
申请(专利权)人：德州仪器公司，
类型：发明
国别省市：