一种碳化硅沟槽栅MOSFET的制备方法技术

本发明专利技术属于半导体技术领域，公开了一种碳化硅沟槽栅MOSFET的制备方法。本发明专利技术将P型外延作为MOSFET的P阱，省去了传统方法的P阱的高温铝注入，节约高温离子注入产能。P型外延同时作为保护沟槽底部栅氧的深P阱，深P阱的深度由P型外延的厚度决定，突破传统高温高能注入设备的能力的限制。外延的厚度增加使得深P阱的深度增加，有效降低了沟槽底部的电场强度，保护沟槽底部栅氧，提高栅氧可靠性。提高栅氧可靠性。提高栅氧可靠性。

【技术实现步骤摘要】
一种碳化硅沟槽栅MOSFET的制备方法


[0001]本专利技术属于半导体
，更具体的说是涉及一种碳化硅沟槽栅MOSFET的制备方法。

技术介绍

[0002]基于碳化硅(SiC)的宽带隙半导体因其低导通损耗，优异的耐高温性和高导热特性，越来越受市场的欢迎。另外，碳化硅还拥有高临界场，高体迁移率，高饱和速度等独特的电学性能，特别是高临界场特性，使碳化硅功率器件与相同电压下的常规硅器件相比，能有更高的掺杂浓度和更薄的漂移层厚度，从而实现更低的导通电阻。金属氧化物半导体场效应晶体管(Metal
‑
Oxide
‑
Semiconductor Field Effect Transistor，MOSFET)有较低的开关损耗和较高的工作频率，非常贴合电力电子应用需求。
[0003]然而，传统的碳化硅沟槽栅MOSFE的制备工艺中，MOSFET的P阱的形成需要进行高温注入P型（铝离子）。同时，为了减小沟槽栅底部的栅级氧化层的电场，在沟槽栅底部以下0.4~1μm形成深P阱，需要进行高能(兆电子伏特)和高温注入P型(铝离子)。这两步工艺步骤对注入设备要求把碳化硅晶圆加热到500℃左右的高温，不仅高温高能注入设备目前只能依赖进口，同时设备产能降低，耗能较高，生产成本较高，阻止了碳化硅器件在电力电子中的进一步推广。同时，在形成深P阱的过程中，由于高能离子注入目前只能达到2
‑
3MeV，深P阱的深度受到离子注入机设备的能量限制。
[0004]传统的高温注入P型铝离子的过程中，会在碳化硅晶圆衬底产生各种缺陷，导致碳化硅高压漏电增加，缺陷还会降低MOSFET的沟道电子迁移率。传统的碳化硅MOSFET高温离子注入形成的P阱中，沟道电子迁移率在20cm2/v
·
s，为体迁移率的2.5%。
[0005]因此，如何提供一种碳化硅沟槽栅MOSFET的制备方法，是本领域技术人员亟需解决的问题。

技术实现思路

[0006]为了克服现有技术中的缺点和不足，本专利技术提供了一种碳化硅沟槽栅MOSFET的制备方法，将P型外延作为MOSFET的P阱，省去了传统方法的P阱的高温铝注入，节约高温离子注入产能；P型外延层没有高温高能注入产生的缺陷，MOSFET漏电小，电子的沟道迁移率大，质量可靠性增加；简化了工艺步骤，节约工艺成本。
[0007]为了实现上述目的，本专利技术采用如下技术方案：
[0008]一种碳化硅沟槽栅MOSFET的制备方法，包括如下步骤：
[0009]（1）在N型衬底上生长一层N型外延，作为耐压漂移区；在N型外延上生长一层P型外延，作为MOSFET的P阱和深P阱；
[0010]（2）光刻，形成有源区；在有源区离子注入N+型，作为N+源极掺杂；
[0011]（3）淀积电介质作为掩膜，光刻并刻蚀掩膜；注入铝离子，形成P+，作为P阱的接触掺杂，并且形成体二极管；
[0012]（4）薄膜沉积一层介质层，作为沟槽刻蚀掩膜层；光刻介质层，刻蚀碳化硅，形成沟槽；
[0013]（5）在沟槽底部多次常温注入氮离子，在沟槽底部形成N型掺杂区域，构成MOSFET的电子通路；
[0014]（6）高温退火，激活掺杂离子；
[0015]（7）高温生长栅极氧化层，作为MOSFET的栅极介质；
[0016]（8）淀积多晶硅栅极，光刻以及刻蚀多晶硅，作为MOSFET的栅极电极；
[0017]（9）淀积介质层，作为栅极和源极之间的介质层；
[0018]（10）光刻并且刻蚀步骤（9）所述的介质层，作为碳化硅沟槽栅MOSFET的源极金属接触孔；
[0019]（11）淀积金属，作为碳化硅沟槽栅MOSFET的源极金属，得到碳化硅沟槽栅MOSFET。
[0020] 优选的，步骤（1）中所述P型外延的厚度为0.5~2μm，浓度为2
×
10
16 ~ 1
×
10
18 cm
‑3。
[0021]上述技术方案的有益效果是：P型外延作为MOSFET的P阱和保护沟槽底部栅氧的深P阱，形成的P/N 结需要在沟槽底部有一定的距离，使得碳化硅中的强电场在到达沟槽底部之前降为安全值。P型外延厚度过小的话，碳化硅中的电场在沟槽底部过大，降低栅氧的可靠性。通过P型外延的生长，一次性完成MOSFET的P阱和沟槽底部的深P阱，节约工序,尤其是省去对注入设备要求严格的高温高能注入工序。
[0022]优选的，步骤（2）中所述N+型的深度为0.2~0.8μm。
[0023]上述技术方案的有益效果是：该步骤在有源区内地毯式注入，和有源区AA光刻合并成一步，省去传统工艺中N+型注入的光刻，掩膜淀积，掩膜刻蚀等步骤。
[0024]优选的，步骤（5）中所述注入氮离子的次数为3~6次，每次注入的剂量为1
×
10
13
~3
×
10
13 cm
‑3。
[0025]上述技术方案的有益效果是：注入氮离子，使P型外延反型为N型，形成和传统的平面MOSFET的JFET区域，形成电子通道。
[0026]优选的，步骤（6）中所述高温退火的温度为1600~1850℃。
[0027]经由上述的技术方案可知，与现有技术相比，本专利技术提供了一种碳化硅沟槽栅MOSFET的制备方法，具有以下有益效果：
[0028]（1）本专利技术将P型外延作为MOSFET的P阱，省去了传统方法的P阱的高温铝注入，节约高温离子注入产能。
[0029]（2）P型外延同时作为保护沟槽底部栅氧的深P阱，深P阱的深度由P型外延的厚度决定，突破传统高温高能注入设备的能力的限制。外延的厚度增加使得深P阱的深度增加，有效降低了沟槽底部的电场强度，保护沟槽底部栅氧，提高栅氧可靠性。
[0030]（3）强电场处于P型外延底部，使得沟槽栅底部屏蔽了强电场，有效解决了困扰MOSFET的栅氧可靠性问题。
[0031]（4）P型外延层没有高温高能注入产生的缺陷，金属氧化物半导体场效应晶体管漏电小，质量可靠性增加，沟道电子迁移率增加，导通损耗减小。
[0032]（5）简化了MOSFET的生产工艺，省去高温注入形成P阱和高温高能粒子注入形成深P阱两步工艺，以及对应的光刻、抗阻挡掩膜等多部工艺步骤，简化步骤，提高产能，节约成
本。
附图说明
[0033]为了更清楚地说明本专利技术实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本专利技术的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据提供的附图获得其他的附图。
[0034]图1为本专利技术经过步骤（1），形成N型漂移区外延和P型外延的示意图。
[0035]图2为本专利技术经过步骤（2），有源区离子注入N+型，形成N+源极掺杂的示意图。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种碳化硅沟槽栅MOSFET的制备方法，其特征在于，包括如下步骤：（1）在N型衬底上生长一层N型外延，作为耐压漂移区；在N型外延上生长一层P型外延，作为MOSFET的P阱和深P阱；（2）光刻，形成有源区；在有源区离子注入N+型，作为N+源极掺杂；（3）淀积电介质作为掩膜，光刻并刻蚀掩膜；注入铝离子，形成P+，作为P阱的接触掺杂，并且形成体二极管；（4）薄膜沉积一层介质层，作为沟槽刻蚀掩膜层；光刻介质层，刻蚀碳化硅，形成沟槽；（5）在沟槽底部多次常温注入氮离子，在沟槽底部形成N型掺杂区域，构成MOSFET的电子通路；（6）高温退火，激活掺杂离子；（7）高温生长栅极氧化层，作为MOSFET的栅极介质；（8）淀积多晶硅栅极，光刻以及刻蚀多晶硅，作为MOSFET的栅极电极；（9）淀积介质层，作为栅极和源极之间的介质层；（10）光刻并且刻蚀步骤（9）所述的介质层，作为碳化硅沟槽栅MOSFET的源极金属接触孔；（11）淀积金属，作为碳化硅沟槽栅MOSFET的源极金...

【专利技术属性】
技术研发人员：胡舜涛，刘桂新，李防化，顾海彬，
申请(专利权)人：凌锐半导体上海有限公司，
类型：发明
国别省市：