半导体元件制造技术

本公开提供一种半导体元件。该半导体元件具有一基底，界定多个沟槽；以及多个位元线接触点，设置在该基底上，其中至少一个位元线接触点设置在由该基底所界定的其中一个沟槽内，其中该多个沟槽具有一第一列以及一第二列，而该第一列的一间距不同于该第二列的一间距。该第一列的一间距不同于该第二列的一间距。该第一列的一间距不同于该第二列的一间距。

【技术实现步骤摘要】
半导体元件


[0001]本申请案主张美国第17/725,551及17/726,004号专利申请案的优先权(即优先权日为“2022年4月21日”)，其内容以全文引用的方式并入本文中。
[0002]本公开关于一种半导体元件。特别是有关于一种具有不同间距的多个位元线接触点的半导体元件。

技术介绍

[0003]随着电子产业的快速发展，集成电路(IC)已经实现高效能以及小型化。IC材料与设计方面的技术进步产生了数代IC，其中每一代均具有更小以及更复杂的电路。
[0004]位元线接触点用于在一半导体结构的不同特征中或之间而建立连接。位元线接触点可形成在由一基底所界定的一沟槽中。该基底可切碎以形成一沟槽，而位元线接触点形成在该沟槽内。在一些情况下，在一单元区的一边缘中的该沟槽与相对在一中心区中的该沟槽相比可能仅具有一半轮廓。然而，这种具有半轮廓的该等沟槽会在一位元线与一单元接触点之间发生漏电。因此，需要一种新的半导体元件以及改善这些问题的方法。
[0005]上文的“先前技术”说明仅提供
技术介绍
，并未承认上文的“先前技术”说明揭示本公开的标的，不构成本公开的先前技术，且上文的“先前技术”的任何说明均不应作为本案的任一部分。

技术实现思路

[0006]本公开的一实施例提供一种半导体元件的制备方法。该制备方法包括提供一基底，该基底包括相互分隔开的多个主动区。该制备方法亦包括形成多个遮罩结构在该基底上。该制备方法还包括形成一第一保护层以覆盖该等第一遮罩结构与该基底。该第一保护层界定一区域，而该区域暴露该等第一遮罩结构的一部分以及该基底，而从一顶视图来看，由该第一保护层所界定的该区域具有一锯齿形边缘。此外，该制备方法包括执行一第一蚀刻制程以形成由该基底所界定的多个沟槽。
[0007]本公开的另一实施例提供一种半导体元件的制备方法。该制备方法包括提供一基底，该基底包括相互分隔开的多个主动区。该制备方法亦包括形成多个第一遮罩结构在该基底上。该制备方法还包括形成一第一保护层以覆盖该等第一遮罩结构与该基底。该第一保护层界定一第一区域，该第一区域暴露该等第一遮罩结构与该基底。该等第一遮罩结构的一部分部分被该第一保护层所覆盖。此外，该制备方法包括执行一第一蚀刻制程以移除从该等第一遮罩结构以及从该第一区域所暴露的该基底，以形成多个沟槽。
[0008]本公开的再另一实施例提供一种半导体元件。该半导体元件包括一基底以及多个位元线接触点。该基底界定多个沟槽。该多个位元线接触点设置在该基底上。至少一个位元线接触点设置在由该基底所界定的其中一个沟槽内。该多个沟槽具有一第一列以及一第二列，而该第一列的一间距不同于该第二列的一间距。
[0009]本公开的该等实施例绘示具有多个位元线接触点的一半导体元件。在此实施例
中，邻接该位元线接触点的该绝缘间隙子可具有一整体轮廓，借此防止在该位元线与该电容器触点或该沟槽之间的一电性短路。
[0010]上文已相当广泛地概述本公开的技术特征及优点，使下文的本公开详细描述得以获得较佳了解。构成本公开的权利要求标的的其它技术特征及优点将描述于下文。本公开所属
中具有通常知识者应了解，可相当容易地利用下文揭示的概念与特定实施例可作为修改或设计其它结构或制程而实现与本公开相同的目的。本公开所属
中具有通常知识者亦应了解，这类等效建构无法脱离后附的权利要求所界定的本公开的精神和范围。
附图说明
[0011]借由参考详细描述以及权利要求而可以获得对本公开更完整的理解。本公开还应理解为与图式的元件编号相关联，而图式的元件编号在整个描述中代表类似的元件。
[0012]图1A是顶视示意图，例示本公开一些实施例的半导体元件。
[0013]图1B是剖视示意图，例示本公开一些实施例如图1A的半导体元件沿剖线A
‑
A'的剖面。
[0014]图2是流程示意图，例示本公开一些实施例的半导体元件的制备方法。
[0015]图3A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0016]图3B是剖视示意图，例示本公开一些实施例沿图3A的剖线A
‑
A
’
的剖面。
[0017]图4A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0018]图4B是剖视示意图，例示本公开一些实施例沿图4A的剖线A
‑
A
’
的剖面。
[0019]图5A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0020]图5B是剖视示意图，例示本公开一些实施例沿图5A的剖线A
‑
A
’
的剖面。
[0021]图6A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0022]图6B是剖视示意图，例示本公开一些实施例沿图6A的剖线A
‑
A
’
的剖面。
[0023]图7A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0024]图7B是剖视示意图，例示本公开一些实施例沿图7A的剖线A
‑
A
’
的剖面。
[0025]图8A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0026]图8B是剖视示意图，例示本公开一些实施例沿图8A的剖线A
‑
A
’
的剖面。
[0027]图9A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0028]图9B是剖视示意图，例示本公开一些实施例沿图9A的剖线A
‑
A
’
的剖面。
[0029]图10A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0030]图10B是剖视示意图，例示本公开一些实施例沿图10A的剖线A
‑
A
’
的剖面。
[0031]图11A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0032]图11B是剖视示意图，例示本公开一些实施例沿图8A的剖线A
‑
A
’
的剖面。
[0033]图12A是示意图，例示本公开一些实施例的半导体元件的制备方法的一例子的一或多个阶段。
[0034]图12B是剖视示意图，例示本公开一些实施例沿图8A的剖线A
‑
A
’
的剖面。
[0035]图13是剖视示意图，例示本公开一些实施例的半导体元件。
[0036]其中，附图标记说明如下：
[0037]100a：半导体元件
[0038]100b：半导体元件
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种半导体元件，包括：一基底，界定多个沟槽；以及多个位元线接触点，设置在该基底上，其中至少一个位元线接触点设置在由该基底所界定的其中一个沟槽内，其中该多个沟槽具有一第一列以及一第二列，而该第一列的一间距不同于该第二列的一间距。2.如权利要求1所述的半导体元件，其中该第一列是该多个沟槽的最外列，且该第一列的该间距大于该第二列的该间距。3.如权利要求1所述的半导体元件，其中所述沟槽包括一第一行以及一第二行，而所述沟槽的该第一行的一间距不同于所述沟槽的该第二列的一间距。4.如权利要求3所述的半导体元件，其中该第一行是该多个沟槽的最外行，而该第一行的该间距大于该第二行的该间距。5.如权利要求1所述的半导体元...

【专利技术属性】
技术研发人员：林育廷，林惠如，
申请(专利权)人：南亚科技股份有限公司，
类型：发明
国别省市：