内埋线路基板及其制造方法技术

本发明专利技术公开了一种内埋线路基板及其制造方法。该内埋线路基板包括核心结构、第一图案化导电层、第二图案化导电层及多个导电块。核心结构具有相对的第一表面及第二表面。第一图案化导电层配置于第一表面且埋入于核心结构。第二图案化导电层配置于第二表面且埋入于核心结构。导电块配置于核心结构内，用以导通第一图案化导电层及第二图案化导电层。本发明专利技术以压合的方式将图案化导电层及导电孔同时埋入于介电层，而使内埋线路基板具有较平坦的表面。

【技术实现步骤摘要】

本专利技术涉及一种线路基板及其制造方法，且特别是涉及一种内埋线路基板及其制 造方法。
技术介绍
目前在半导体封装技术中，线路基板(circuit substrate)是经常使用的构装元 件之一。线路基板主要由多层图案化线路层(patterned conductivelayer)及多层介电层 (dielectric layer)交替叠合而成，而两线路层之间可通过导电孔(conductive via)而彼 此电性连接。随着线路基板的线路密度及平坦度的提高，传统线路基板的结构及工艺已不 敷使用。因此，具有内埋线路的线路基板逐渐被发展出来。
技术实现思路
本专利技术提供一种内埋线路基板，具有较平坦的表面。本专利技术提供一种内埋线路基板的制造方法，可制造出具有较平坦的表面的内埋线 路基板。本专利技术提出一种内埋线路基板，包括核心结构、第一图案化导电层、第二图案化导 电层及多个导电块。核心结构具有相对的第一表面及第二表面。第一图案化导电层配置于 第一表面且埋入于核心结构。第二图案化导电层配置于第二表面且埋入于核心结构。导电 块配置于核心结构内，用以导通第一图案化导电层及第二图案化导电层。本专利技术提出一种内埋线路基板的制造方法。首先，提供第一导电叠合结构，其中第 一导电叠合结构包括第一金属层及第一图案化导电层。第一图案化导电层配置于第一金属 层上。第一导电块配置于第一图案化导电层上。接着，提供第二导电叠合结构，其中第二导 电叠合结构包括第二金属层及第二图案化导电层。第二图案化导电层配置于第二金属层 上。将第一导电叠合结构及第二导电叠合结构压合于核心结构，以将第一图案化导电层及 第一导电块从第一表面埋入于核心结构，且将第二图案化导电层从第二表面埋入于核心结 构。在核心结构内形成多个第一导电块，其中第一图案化导电层及第二图案化导电层通过 第一导电块而导通。移除第一金属层及第二金属层。本专利技术以压合的方式将图案化导电层及导电块同时埋入于介电层，而使内埋线路 基板具有较平坦的表面。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合附图，作详 细说明如下。附图说明图IA至图IL为本专利技术实施例的内埋线路基板的制造流程剖视示意图。图2A及图2B为本专利技术另一实施例的内埋线路基板的制造流程剖视示意图。图3为本专利技术另一实施例的内埋线路基板的剖视示意图。附图标记说明100,100，内埋线路基板IOOa 第一导电叠合层IOOb 第二导电叠合层110牺牲层120 第三三金属层130第--金属层130，第二金属层140第--蚀刻阻隔层140，第二蚀刻阻隔层150第--掩模层160 第--图案化导电层160，第二图案化导电层170 第二掩模层180第--导电块180，第二导电块190第--介电层190’ 核心结构192核心介电层194 第三三图案化导电层194’第四图案化导电层196 第二介电层196，第三介电层198 导电孔Hl 第一通孔H2 第二通孔H3 第三.通孔Ll 第一焊罩层L2 第_.焊罩层L3 第一抗氧化层L4 第二抗氧化层Sl 第一表面 S2 第二表1面S3 第三表面 S4:第四表丨面具体实施例方式图IA至图IL为本专利技术实施例的内埋线路基板的制造流程剖视示意图。首先，请 参考图1A，提供牺牲层110、分别配置于牺牲层的两表面的两第三金属层120及分别配置于 两第三金属层120上的两第一金属层130，其中各第三金属层120位于牺牲层110及第一金 属层130之间。在本实施例中，还可在各第一金属层130上形成第一蚀刻阻隔层140。接着，请参考图1B，在各第一蚀刻阻隔层140上形成第一掩模层150，以使各第一 金属层130位于第三金属层120及第一掩模层150之间，其中各第一掩模层150暴露出部 分第一金属层130。接着，请参考图1C，在各第一掩模层150所暴露出的部分第一金属层130上形成第 一图案化导电层160。形成第一图案化导电层160的方法例如是电镀。然后，请参考图1D， 在各第一掩模层150上形成第二掩模层170，其中各第二掩模层170暴露出部分第一图案化 导电层160。接着，请参考图1E，在各第二掩模层170所暴露出的部分第一图案化导电层160上 形成多个第一导电块180。然后，请参考图1F，移除各第二掩模层170、各第一掩模层150。 然后，请参考图1G，移除各第三金属层120及牺牲层110，而得到两第一导电叠合结构100a。值得注意的是，第一导电叠合结构IOOa包括第一金属层130、第一图案化导电层 160、多个第一导电块180及第一蚀刻阻隔层140。此外，在本实施例中，移除牺牲层110及 各第三金属层120的方法例如是将各第三金属层120从第一金属层130剥离。接着，请参考图1H，提供第一介电层190及第二导电叠合结构100b。第一介电层6面S2。第二导电叠合结构IOOb包括第二金属层130，、 第二图案化导电层160’、及配置于第二金属层130’及第二图案化导电层160’之间的第二 蚀刻阻隔层140’。值得注意的是，第二导电叠合结构IOOb的制造方法与第一导电叠合结构 IOOa的制造方法类似，故于此处不再加以说明。接着，请参考图II，将第一导电叠合结构IOOa及第二导电叠合结构IOOb压合于第 一介电层190，以将第一图案化导电层160及第一导电块180从第一表面Sl埋入于第一介 电层190，且将第二图案化导电层160’从第二表面S2埋入于第一介电层190，其中第一图 案化导电层160及第二图案化导电层160’通过第一导电块180而导通。第一介电层190具有多个用以容置第一导电块180的第一通孔HI。值得注意的 是，可预先形成第一通孔Hl于第一介电层190，也可以通过将导电块180埋入第一介电层 190而形成第一通孔HI。特别的是，在将第一导电叠合结构IOOa及第二导电叠合结构IOOb压合于第一介 电层190之前，可先对第一导电块180、第一图案化导电层160及第二图案化导电层160’进 行表面粗化，以提高其与第一介电层190之间的附着力。接着，请参考图1J，以蚀刻的方式移除第一金属层130、第二金属层130’、第一蚀 刻阻隔层140及第二蚀刻阻隔层140’。特别的是，第一蚀刻阻隔层140及第二蚀刻阻隔层 140’所适用的蚀刻液，不同于第一金属层130、第二金属层130’、第一图案化导电层160及 第二图案化导电层160’所适用的蚀刻液，而可避免在对第一金属层130及第二金属层130’ 进行蚀刻时，将部分的第一图案化导电层160及第二图案化导电层160’蚀刻掉。接着，请参考图1K，分别在第一图案化导电层160及第二图案化导电层160’上形 成第一焊罩层Ll及第二焊罩层L2，其中第一焊罩层Ll及第二焊罩层L2分别暴露出部分第 一图案化导电层160及部分第二图案化导电层160’。接着，请参考图1L，在本实施例中，还可在第一焊罩层Ll所暴露出的部分第一图 案化导电层160上及第二焊罩层L2所暴露出的部分第二图案化导电层160’上，分别形成 第一抗氧化层L3及第二抗氧化层L4。形成第一抗氧化层L3及第二抗氧化层L4的方法例 如是电镀。如图IL所示，本实施例的内埋线路基板100包括第一介电层190、第一图案化导电 层16本文档来自技高网...

【技术保护点】
一种内埋线路基板，包括：核心结构，具有相对的第一表面及第二表面；第一图案化导电层，配置于该第一表面且埋入于该核心结构；第二图案化导电层，配置于该第二表面且埋入于该核心结构；以及多个导电块，配置于该核心结构内，用以导通该第一图案化导电层及该第二图案化导电层。

【技术特征摘要】

【专利技术属性】
技术研发人员：王建皓，李明锦，
申请(专利权)人：日月光半导体制造股份有限公司，
类型：发明
国别省市：71[中国|台湾]