低延迟合成器制造技术

在一些方面，本公开内容提供了一种用于生成帧的方法。该方法包括接收(502)第一栅栏，该第一栅栏指示硬件组件已经消耗了存储在显示处理器单元(DPU)缓冲器中的第一帧；响应于接收到第一栅栏从应用缓冲器获取多个层(504)，该多个层对应于第二帧；确定(506)使用DPU和图形处理单元(GPU)两者来处理所述多个层以用于合成第二帧；以及从DPU缓冲器获取第一栅栏并生成第二栅栏(508)。生成第二栅栏(508)。生成第二栅栏(508)。

【技术实现步骤摘要】
【国外来华专利技术】低延迟合成器
[0001]相关申请的交叉引用
[0002]本申请要求享受于2021年2月16日提交的美国申请No.17/176,767的优先级，故以引用方式将该申请的全部内容明确地并入本文，就如同在下文中完全记载一样。


[0003]概括地说，本公开内容的技术涉及图形和显示操作，具体地说，本公开内容的技术涉及用于生成显示帧的技术。

技术介绍

[0004]计算设备通常利用图形处理单元(GPU)来加速对图形数据的渲染以供显示，并使用显示处理单元(DPU)处理图形数据以发送到显示面板进行显示。这样的计算设备可以包括例如计算机工作站、诸如所谓的智能手机之类的移动电话、嵌入式系统、个人计算机、平板计算机和视频游戏控制台。GPU执行包括一个或多个处理阶段的图形处理流水线，这些处理阶段一起操作以执行图形处理命令并输出帧。中央处理单元(CPU)可以通过向GPU发出一个或多个图形处理命令来控制GPU的操作。现代CPU通常能够同时执行多个应用程序，每个应用程序可能需要在执行期间使用GPU。
[0005]在电子设备上执行的应用程序可以渲染几个层本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】1.一种用于生成帧的方法，包括：接收第一栅栏，所述第一栅栏指示硬件组件已经消耗了存储在显示处理器单元(DPU)缓冲器中的第一帧；响应于接收到所述第一栅栏，从应用缓冲器获取多个层，所述多个层对应于第二帧；确定使用DPU和图形处理单元(GPU)两者来处理所述多个层以用于合成所述第二帧；基于使用所述DPU和所述GPU来处理所述多个层的所述确定：从所述DPU缓冲器获取所述第一栅栏；以及生成第二栅栏；发起GPU处理以根据所述多个层的子集合成一个或多个层，所述GPU处理是响应于生成所述第二栅栏而发起的；发起DPU处理以将所述多个层中的剩余层和一个或多个所合成的层合成来生成所述第二帧，所述DPU处理是响应于获取所述第一栅栏而发起的；接收第三栅栏，所述第三栅栏指示一个或多个所合成的层的完成；响应于接收到所述第三栅栏：通过所述DPU处理，获取一个或多个所合成的层；以及通过DPU处理，基于一个或多个所合成的层和所述剩余层来生成所述第二帧；以及将所述第二帧提供给所述硬件组件。2.根据权利要求1所述的方法，其中，发起所述GPU处理包括：在所述GPU处理之前，配置用于合成所述一个或多个层的GPU参数，并且其中，发起所述DPU处理包括：在所述DPU处理之前，配置用于将所述多个层中的所述剩余层与一个或多个所合成的层进行合成的DPU参数。3.根据权利要求1所述的方法，其中，所述第二栅栏包括指示对所述一个或多个层的所述合成在其中未决的时段的持续时间，并且其中，所述第三栅栏被配置为中断所述时段，并发起对所述一个或多个层的所述合成。4.根据权利要求1所述的方法，其中，确定使用所述DPU和所述GPU两者来处理所述多个层以合成所述第二帧还包括：确定所述多个层中的哪些层形成所述多个层的所述子集。5.根据权利要求1所述的方法，其中，生成所述第二帧还包括：将所述第二帧存储在所述DPU缓冲器中；以及设置指示所述DPU释放所述第二帧的第四栅栏。6.根据权利要求1所述的方法，其中，所述第一栅栏是所述DPU设置的指示所述DPU对所述第一帧的释放的存储器值。7.根据权利要求1所述的方法，其中，所述第三栅栏是在发起所述DPU处理期间接收的。8.根据权利要求1所述的方法，其中，接收指示一个或多个所合成的层的完成的所述第三栅栏还包括：接收对包含一个或多个所合成的层的一个或多个GPU缓冲器的指示，并且其中，获取一个或多个所合成的层还包括：从所述一个或多个GPU缓冲器获取一个或多个所合成的层。9.一种被配置用于生成帧的装置，所述装置包括：存储器；以及耦合到所述存储器的处理器，所述处理器和所述存储器被配置为：
接收第一栅栏，所述第一栅栏指示硬件组件已经消耗了存储在显示处理器单元(DPU)缓冲器中的第一帧；响应于接收到所述第一栅栏，从应用缓冲器获取多个层，所述多个层对应于第二帧；确定使用DPU和图形处理单元(GPU)两者来处理所述多个层以用于合成所述第二帧；基于使用所述DPU和所述GPU来处理所述多个层的所述确定：从所述DPU缓冲器获取所述第一栅栏；以及生成第二栅栏；发起GPU处理以根据所述多个层的子集合成一个或多个层，所述GPU处理是响应于生成所述第二栅栏而发起的；发起DPU处理以将所述多个层中的剩余层和一个或多个所合成的层合成来生成所述第二帧，所述DPU处理是响应于获取所述第一栅栏而发起的；以及接收第三栅栏，所述第三栅栏指示一个或多个所合成的层的完成；响应于接收到所述第三栅栏：通过所述DPU处理，获取一个或多个所合成的层；以及通过DPU处理，基于一个或多个所合成的层和所述剩余层来生成所述第二帧；以及将所述第二帧提供给所述硬件组件。10.根据权利要求9所述的装置，其中，被配置为发起所述GPU处理的所述处理器和所述存储器进一步被配置为：在所述GPU处理之前，确定用于合成所述一个或多个层的GPU参数，以及其中，被配置为发起所述DPU处理的所述处理器和所述存储器进一步被配置为：在所述DPU处理之前，确定用于将所述多个层中的所述剩余层与一个或多个所合成的层进行合成的DPU参数。11.根据权利要求9所述的装置，其中，所述第二栅栏包括指示对所述一个或多个层的所述合成在其中未决的时段的持续时间，并且其中，所述第三栅栏被配置为中断所述时段，并发起对所述一个或多个层的所述合成。12.根据权利要求9所述的装置，其中，被配置为确定使用所述DPU和所述GPU两者来处理所述多个层以合成所述第二帧的所述处理器和所述存储器进一步被配置为：确定所述多个层中的哪些层形成所述多个层的所述子集。13.根据权利要求9所述的装置，其中，被配置为生成所述第二帧的所述处理器和所述存储器进一步被配置为：将所述第二帧存储在所述DPU缓冲器中；以及设置指示所述DPU释放所述第二帧的第四栅栏。14.根据权利要求9所述的装置，其中，所述第一栅栏是所述DPU设置的指示所述DPU对所述第一帧的释放的存储器值。15.根据权利要求9所述的装置，其中，所述第三栅栏是在发起所述DPU处理期间接收的。16.根据权利要求9所述的装置，其中，被配置为接收指示一个或多个所合成的层的完成的所述第三栅栏的所述处理器和所述存储器进一步被配置为：接收对包含一个或多个所合成的层的一个或多个GPU缓冲器的指示，以及
其中，被配置为获取一个或多个所合成的层的所述处理器和所述存储器进一步...

【专利技术属性】
技术研发人员：D，
申请(专利权)人：高通股份有限公司，
类型：发明
国别省市：