一种单次多分幅超快CMOS芯片制造技术

本实用新型专利技术涉及一种单次多分幅超快CMOS芯片，包括：延时模块、像素阵列模块、信号读出阵列模块以及信号读出控制模块；延时模块用于根据控制电压信号进行延时处理，以产生多路曝光驱动信号；像素阵列模块与延时模块连接，用于根据多路曝光驱动信号进行曝光以生成多分幅图像；信号读出阵列模块与像素阵列模块连接，用于根据信号读出控制模块输出的选择信号对像素阵列模块的输出信号进行选择并输出；信号读出控制模块与信号读出阵列模块连接，用于向信号读出阵列模块输出选择信号。本实用新型专利技术的CMOS芯片可以实现单次获得多幅图像，从而使得应用该CMOS芯片的X射线CMOS分幅相机可以实现单次多幅图像。现单次多幅图像。现单次多幅图像。

【技术实现步骤摘要】
一种单次多分幅超快CMOS芯片


[0001]本技术涉及分幅图像的
，更具体地说，涉及一种单次多分幅超快CMOS芯片。

技术介绍

[0002]惯性约束聚变(inertial confinement fusion,ICF)是将激光或激光转换成的X射线辐射与靶丸相互作用，使靶丸压缩到热核燃烧所需要的高温高密度状态，产生核聚变反应并释放大量能量。ICF过程将产生大量X射线辐射，通过X射线光学系统对内爆压缩区域的高温高密度等离子体进行成像，可获得内爆压缩的动态图像及其相关参数和其它重要信息。ICF物理过程空间尺度很小，靶丸内爆的核心区域仅有几百甚至几十微米，因此要求X射线成像设备具有很高的空间分辨率。ICF物理过程的时间尺度在纳秒量级，因此需要皮秒量级时间分辨的超快诊断设备。X射线分幅相机具有高时间分辨和二维空间分辨，广泛应用于ICF研究。目前实用化微通道板(Microchannel plate，MCP)行波选通X射线分幅相机的时间分辨率为60
‑
100ps，采用MCP行波选通技术，并结合使用针孔板或KB显微镜等实现多分幅成像。MCP行波选通X射线分幅相机进行分幅成像时，多幅图像之间会有一定的角度差，所获得的分幅图像非单视线(Single Line of Sight，SLOS)成像。这种非单视线分幅图像对目标靶丸真实物理过程进行还原时存在一定的误差，且MCP行波选通X射线分幅相机体积庞大，难以满足某些需要小尺寸的应用场合。
[0003]随着微电子学工艺的提高，X射线CMOS分幅相机得到了快速发展。相比于MCP行波选通X射线分幅相机，X射线CMOS分幅相机具有体积小、便于集成的优点。
[0004]X射线CMOS分幅图像传感器芯片是X射线CMOS分幅相机的核心部分，现有的CMOS图像传感器芯片单幅曝光时间为75ps，但其没有实现多幅成像。

技术实现思路

[0005]本技术要解决的技术问题在于，针对现有技术的缺陷，提供一种单次多分幅超快CMOS芯片。
[0006]本技术解决其技术问题所采用的技术方案是：构造一种单次多分幅超快CMOS芯片，包括：延时模块、像素阵列模块、信号读出阵列模块以及信号读出控制模块；
[0007]所述延时模块用于根据控制电压信号进行延时处理，以产生多路曝光驱动信号；
[0008]所述像素阵列模块与所述延时模块连接，用于根据所述多路曝光驱动信号进行曝光以生成多分幅图像；
[0009]所述信号读出阵列模块与所述像素阵列模块连接，用于根据所述信号读出控制模块输出的选择信号对所述像素阵列模块的输出信号进行选择并输出；
[0010]所述信号读出控制模块与所述信号读出阵列模块连接，用于向所述信号读出阵列模块输出所述选择信号。
[0011]在本技术所述的单次多分幅超快CMOS芯片中，所述延时模块包括：多路电压
控制延迟电路；
[0012]每一路所述电压控制延迟电路包括：多个依次串联的设置的电压控制延迟器、且相邻两个电压控制延迟器之间设置一个反相器；
[0013]每一路所述电压控制延迟电路输出一路曝光驱动信号。
[0014]在本技术所述的单次多分幅超快CMOS芯片中，所述延时模块包括：第一电压控制延迟电路、第二电压控制延迟电路、第三电压控制延迟电路以及第四电压控制延迟电路；所述控制电压信号包括：第一控制信号和第二控制信号；
[0015]所述第一电压控制延迟电路、所述第二电压控制延迟电路、所述第三电压控制延迟电路分别接收所述第一控制信号，并分别对所述第一控制信号进行延时处理后，分别输出对应的第一曝光驱动信号、第二曝光驱动信号、第三曝光驱动信号；
[0016]所述第四电压控制延迟电路接收所述第二控制信号，并对所述第二控制信号进行延时处理后，输出第四曝光驱动信号。
[0017]在本技术所述的单次多分幅超快CMOS芯片中，每一个所述电压控制延迟器包括：第二PMOS管、第五NMOS管、第六NMOS管、第二电容以及RS触发器；
[0018]所述第二PMOS管的栅极与所述RS触发器的第二输入端和所述第六NMOS管的栅极连接、并用于接收输入信号，所述第二PMOS管的源极连接Vdd信号，所述第二PMOS管的漏极连接所述第五NMOS管的漏极；
[0019]所述第五NMOS管的栅极连接所述控制电压信号，所述第五NMOS管的源极连接所述第六NMOS管的源极接地；
[0020]所述第二电容的第一端连接所述第二PMOS管的漏极，且所述第二电容的第一端与所述第二PMOS管的漏极的连接端还连接所述RS触发器的第一输入端，所述第二电容的第二端接地；
[0021]所述RS触发器的输出端输出所述曝光驱动信号。
[0022]在本技术所述的单次多分幅超快CMOS芯片中，所述像素阵列模块包括：多个像素单元模块，每个所述像素单元模块包括多个像素单元电路；
[0023]每一个所述像素单元电路与对应的电压控制延迟电路连接，以接收所述电压控制延迟电路输出的曝光驱动信号，并根据所接收的曝光驱动信号进行曝光以生成对应的图像。
[0024]在本技术所述的单次多分幅超快CMOS芯片中，所述多个像素单元电路共用一个复位驱动信号，且所述多个像素单元电路共用一个选通驱动信号。
[0025]在本技术所述的单次多分幅超快CMOS芯片中，所述像素单元模块包括：第一像素单元电路、第二像素单元电路、第三像素单元电路和第四像素单元电路；
[0026]所述第一像素单元电路与所述第一电压控制延迟电路连接，以接收所述第一电压控制延迟电路输出的第一曝光驱动信号；
[0027]所述第二像素单元电路与所述第二电压控制延迟电路连接，以接收所述第二电压控制延迟电路输出的第二曝光驱动信号；
[0028]所述第三像素单元电路与所述第三电压控制延迟电路连接，以接收所述第三电压控制延迟电路输出的第三曝光驱动信号；
[0029]所所述第四像素单元电路与所述第四电压控制延迟电路连接，以接收所述第四电
压控制延迟电路输出的第四曝光驱动信号。
[0030]在本技术所述的单次多分幅超快CMOS芯片中，每一个所述像素单元电路包括：第一PMOS管、第一NMOS管、第二NMOS管、第一二极管、第三NMOS管、第四NMOS管和第一电容；
[0031]所述第一PMOS管的栅极接收复位驱动信号，所述第一PMOS管的源极、所述第一二极管的阴极和所述第三NMOS管的漏极连接Vdd信号，所述第一PMOS管的漏极与所述第一NMOS管的漏极连接并连接至所述第一二极管的阳极；
[0032]所述第一NMOS管的栅极连接曝光开始驱动信号，所述第一NMOS管的源极接地，所述第二NMOS管的栅极连接曝光结束驱动信号，所述第二NMOS管的漏极通过所述第一电容连接所述第一二极管的阳极，所述第二NMOS管的源极接地；
[0033]所述第三NMOS管的栅极连接所述第二NMO本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种单次多分幅超快CMOS芯片，其特征在于，包括：延时模块、像素阵列模块、信号读出阵列模块以及信号读出控制模块；所述延时模块用于根据控制电压信号进行延时处理，以产生多路曝光驱动信号；所述像素阵列模块与所述延时模块连接，用于根据所述多路曝光驱动信号进行曝光以生成多分幅图像；所述信号读出阵列模块与所述像素阵列模块连接，用于根据所述信号读出控制模块输出的选择信号对所述像素阵列模块的输出信号进行选择并输出；所述信号读出控制模块与所述信号读出阵列模块连接，用于向所述信号读出阵列模块输出所述选择信号。2.根据权利要求1所述的单次多分幅超快CMOS芯片，其特征在于，所述延时模块包括：多路电压控制延迟电路；每一路所述电压控制延迟电路包括：多个依次串联的设置的电压控制延迟器、且相邻两个电压控制延迟器之间设置一个反相器；每一路所述电压控制延迟电路输出一路曝光驱动信号。3.根据权利要求2所述的单次多分幅超快CMOS芯片，其特征在于，所述延时模块包括：第一电压控制延迟电路、第二电压控制延迟电路、第三电压控制延迟电路以及第四电压控制延迟电路；所述控制电压信号包括：第一控制信号和第二控制信号；所述第一电压控制延迟电路、所述第二电压控制延迟电路、所述第三电压控制延迟电路分别接收所述第一控制信号，并分别对所述第一控制信号进行延时处理后，分别输出对应的第一曝光驱动信号、第二曝光驱动信号、第三曝光驱动信号；所述第四电压控制延迟电路接收所述第二控制信号，并对所述第二控制信号进行延时处理后，输出第四曝光驱动信号。4.根据权利要求3所述的单次多分幅超快CMOS芯片，其特征在于，每一个所述电压控制延迟器包括：第二PMOS管、第五NMOS管、第六NMOS管、第二电容以及RS触发器；所述第二PMOS管的栅极与所述RS触发器的第二输入端和所述第六NMOS管的栅极连接、并用于接收输入信号，所述第二PMOS管的源极连接Vdd信号，所述第二PMOS管的漏极连接所述第五NMOS管的漏极；所述第五NMOS管的栅极连接所述控制电压信号，所述第五NMOS管的源极连接所述第六NMOS管的源极接地；所述第二电容的第一端连接所述第二PMOS管的漏极，且所述第二电容的第一端与所述第二PMOS管的漏极的连接端还连接所述RS触发器的第一输入端，所述第二电容的第二端接地；所述RS触发器的输出端输出所述曝光驱动信号。5.根据权利要求3所述的单次多分幅超快CMOS芯片，其特征在于，所述像素阵列模块包括：多个像素单元模块，每个所述像...

【专利技术属性】
技术研发人员：蔡厚智，邓萱，王东，刘进元，杨恺知，
申请(专利权)人：深圳大学，
类型：新型
国别省市：