四相双轨与四相捆绑协议间的转换装置、芯片及电子设备制造方法及图纸

本发明专利技术公开了一种四相双轨与四相捆绑协议间的转换装置、芯片及电子设备。为解决分别使用四相捆绑数据协议、四相双轨握手协议通信的模块电路之间无法直接通信的技术问题，本发明专利技术的协议转换装置，能够有效地将四相捆绑数据协议转换为四相双轨协议，或/和将四相双轨协议转换为四相捆绑数据协议。本发明专利技术的转换电路构简单、面积小、功耗低，综合、验证难度低，不需要严格、复杂的时序约束，且模块化突出，具有普适性和拓展性。本发明专利技术适用于异步电路设计或神经形态计算、物联网领域。物联网领域。物联网领域。

【技术实现步骤摘要】
四相双轨与四相捆绑协议间的转换装置、芯片及电子设备


[0001]本专利技术涉及一种四相双轨与四相捆绑协议间的转换装置、芯片及电子设备，并具体涉及实现四相双轨协议转换与四相捆绑数据协议之间转换的装置、芯片及电子设备。

技术介绍

[0002]随着集成电路的发展，异步电路逐渐在工业及商业上展现出更好的性能。异步电路没有统一的时钟，通过握手协议来实现各部件之间的同步、通信及运算顺序。然而，异步电路没有统一的时钟，需要异步控制逻辑单元实现精细的时钟门控，设计复杂，且现有的EDA工具不能直接支持异步电路设计。
[0003]由于异步电路更加贴合生物反应机理，越来越多的AI芯片采用异步电路设计，如仿生的视觉（神经形态）传感器，以及神经形态处理器。同时，随着大规模集成电路的发展，越来越多的处理模块（或IP核）集成在同一芯片上，由于不同模块间使用不同的通信方式，因此利用接口进行统一或者转换是发展趋势，一些现有技术考虑异步域与同步域之间的协议转换，如现有技术1：EP1474748B1。
[0004]此外，另一些技术考虑异步握手协议之间的转换，如现有技术2：US20160188522A1。然而，异步握手协议包括两类：捆绑数据协议（bundled
‑
data）和双轨协议（dual
‑
rail），并根据是否存在归零动作，每类协议又分别包括四相协议、两相协议。当前现有技术仅考虑了同一类型协议之间四相与两相之间的转换，并未考虑不同类型协议之间的转换，如捆绑数据协议与双轨协议之间的转换。
[0005]捆绑数据协议，也称单轨协议，用一条线表示一位信息，突出数据（data）信号与握手信号（req、ack）之间的时序关系，图1为使用捆绑数据协议通信的框图。双轨协议，用两条线表示一位信息，同时req信号与data信号放在一起编码，形成用于通信的信号，图2为使用双轨协议通信的框图。
[0006]然而，捆绑数据协议将多个数据捆绑在一起，减少了通信开销、传输延迟，提升了传输效率，但灵活性低。双轨协议安全性高，具有多样性、可以提供冗余，但复杂性、资源消耗大。因此，二者都有各较佳的应用领域或情形。
[0007]如何实现使用不同类型异步协议（四相双轨与四相捆绑协议间）的模块之间的灵活通信，是该领域亟待解决的问题。

技术实现思路

[0008]为了解决或缓解上述部分或全部技术问题，本专利技术是通过如下技术方案实现的：第一类协议转换装置，该协议转换装置用于将四相捆绑数据协议数据转换为四相双轨协议数据，其包括至少一个第一逻辑部，该第一逻辑部接收四相捆绑数据协议数据中的数据信号（data）和请求信号（req），并转换为所述四相双轨协议数据中真值信息（d.t）和假值信息（d.f）；以及，传输四相双轨协议数据中的应答信号（ack_r），以用作四相捆绑数据协议中的应答信号（ack_t）。
[0009]在某类实施例中，所述第一逻辑部包括第一与门和第二与门；所述第一与门，将四相捆绑数据协议数据中的请求信号和数据信号执行逻辑与后，输出四相双轨协议数据中的真值信息；所述第二与门，将四相捆绑数据协议数据中的请求信号和取反后的数据信号执行逻辑与后，输出四相双轨协议数据中的假值信息。
[0010]在某类实施例中，对于所述至少一个第一逻辑部中的每一个，均接收四相捆绑数据协议数据中的请求信号，并分别接收四相捆绑数据协议数据中的数据信号，并输出四相双轨协议数据中的一对真值信息和假值信息。
[0011]在某类实施例中，四相双轨协议数据中的应答信号与四相捆绑数据协议中的应答信号之间不存在信号逻辑转换。
[0012]第二类协议转换装置，该协议转换装置用于将四相双轨协议数据转换为四相捆绑数据协议数据；传输四相双轨协议数据中的真值信息（d0.t，d1.t），以用作四相捆绑数据协议数据中的数据信息（date[0]，date[1]）；传输四相捆绑数据协议数据中的应答信号（ack_r），以用作四相双轨协议数据中的应答信号（ack_t）;该协议转换装置包括异或门，该异或门（301）接收真值信息（d0.t）以及对应的假值信息（d0.f），该异或门的输出（In_A）或再经C单元（401）进一步处理后的输出（req），作为四相捆绑数据协议数据中的请求信号。
[0013]在某类实施例中，所述四相双轨协议数据中至少包括第一对真值信息（d0.t）和假值信息（d0.f）和第二对真值信息（d1.t）和假值信息（d1.f），并分别作为第一异或门（301）和第二异或门（302）的输入，且获得第一异或门输出（In_A）和第二异或门输出（In_B）；所述再经C单元进一步处理，具体为：将第一异或门输出和第二异或门输出，作为第一C单元（401）的输入，并获得第一C单元的输出（req）。
[0014]在某类实施例中，若所述四相双轨协议数据中包括若干对真值信息和假值信息，每对真值信息和假值信息经过异或门处理后，该些异或门的输出交由包括若干C单元的第一级C单元处理；第一级C单元的输出则交由包括若干C单元的第二级C单元处理，直至最后一级C单元仅有1个C单元；前一级C单元中每两个C单元的输出作为后一级C单元中一个C单元的输入；最后一级C单元中的1个C单元的输出，作为四相捆绑数据协议数据中的请求信号。
[0015]在某类实施例中，所述异或门中的一个或多个被替换为或门。
[0016]一种芯片，包括如前任一项所述的第一类协议转换装置，或者包括如前任一项所述的第二类协议转换装置，或者包括如前所述的协议转换装置。
[0017]一种电子设备，该电子设备包括如前所述的芯片。
[0018]在某类实施例中，该电子设备是动物耳标。
[0019]本专利技术的部分或全部实施例，具有如下有益技术效果：1）本专利技术实现了四相捆绑数据协议与四相双轨协议之间的灵活转换。
[0020]2）结构简单、易实现，能够基于EDA工具进行商业化设计。
[0021]3）本专利技术的转换电路模块化突出，具有普适性和拓展性。
[0022]4）本专利技术仅使用逻辑门和C单元即实现了协议转换，综合、验证难度低，不需要严格、复杂的时序约束。
[0023]5）本专利技术的转换电路，具有事件驱动特性和低功耗特点，能够应用于各种低功耗电路设计，比如神经形态领域中的事件成像装置、脉冲神经网络处理器等。
[0024]更多的有益效果将在优选实施例中作进一步的介绍。
[0025]以上披露的技术方案/特征，旨在对具体实施方式部分中所描述的技术方案、技术特征进行概括，因而记载的范围可能不完全相同。但是该部分披露的这些新的技术方案同样属于本专利技术文件所公开的众多技术方案的一部分，该部分披露的技术特征与后续具体实施方式部分公开的技术特征、未在说明书中明确描述的附图中的部分内容，以相互合理组合的方式披露更多的技术方案。
[0026]本专利技术任意位置所披露的所有技术特征所组合出的技术方案，用于支撑对技术方案的概括、专利文件的修改、技术方案的披露。
附图说明...

【技术保护点】

【技术特征摘要】
1.一种协议转换装置，其特征在于：该协议转换装置用于将四相捆绑数据协议数据转换为四相双轨协议数据，其包括至少一个第一逻辑部，该第一逻辑部接收四相捆绑数据协议数据中的数据信号（data）和请求信号（req），并转换为所述四相双轨协议数据中真值信息（d.t）和假值信息（d.f）；以及，传输四相双轨协议数据中的应答信号（ack_r），以用作四相捆绑数据协议中的应答信号（ack_t）。2.根据权利要求1所述的协议转换装置，其特征在于：所述第一逻辑部包括第一与门和第二与门；所述第一与门，将四相捆绑数据协议数据中的请求信号和数据信号执行逻辑与后，输出四相双轨协议数据中的真值信息；所述第二与门，将四相捆绑数据协议数据中的请求信号和取反后的数据信号执行逻辑与后，输出四相双轨协议数据中的假值信息。3.根据权利要求1或2所述的协议转换装置，其特征在于：对于所述至少一个第一逻辑部中的每一个，均接收四相捆绑数据协议数据中的请求信号，并分别接收四相捆绑数据协议数据中的数据信号，并输出四相双轨协议数据中的一对真值信息和假值信息。4.根据权利要求1或2所述的协议转换装置，其特征在于：四相双轨协议数据中的应答信号与四相捆绑数据协议中的应答信号之间不存在信号逻辑转换。5.一种协议转换装置，其特征在于：该协议转换装置用于将四相双轨协议数据转换为四相捆绑数据协议数据；传输四相双轨协议数据中的真值信息（d0.t，d1.t），以用作四相捆绑数据协议数据中的数据信息（date[0]，date[1]）；传输四相捆绑数据协议数据中的应答信号（ack_r），以用作四相双轨协议数据中的应答信号（ack_t）;该协议转换装...

【专利技术属性】
技术研发人员：张华秋，刘震，白鑫，乔宁，
申请(专利权)人：时识瑞迪青岛科技有限公司，
类型：发明
国别省市：