一种多模源的高精度核心化VPX时统终端系统技术方案

本发明专利技术提出了一种多模源的高精度核心化VPX时统终端系统，包括：布置在时统底板上的时统核心板，PTP/NTP核心板，PTP/NTP核心板与时统核心板连接；时统核心板用于将输入信号进行解析，数字锁相以及时差测量处理后的时频信号输出；PTP/NTP核心板将时统核心板的所述时频信号直接输出至VPX连接器，以实现PTP以及NTP的时间同步功能。E1核心板将时统核心板输出的时频信号，以一对同轴的E1信号输出至VPX连接器。本发明专利技术可依托网络或其余授时设备进行授时，实现了多模输入源的设计，增加了授时的多样性，并且将数字锁相技术及TDC高精度时差测量方法相结合设计，提高了授时及守时精度。提高了授时及守时精度。提高了授时及守时精度。

【技术实现步骤摘要】
一种多模源的高精度核心化VPX时统终端系统


[0001]本专利技术涉及时统终端模块及组合VPX的
，尤其涉及一种多模源的高精度核心化VPX时统终端系统。

技术介绍

[0002]VPX架构基于VME总线技术发展而来，基础平台以“功能模块化、集成总线化、测试自动化”为设计理念，打造方便、易用的统一集成架构，可按需配置，堆叠扩展。VPX架构常被用于军事、航空航天等高端应用领域。但在对时序要求高的VPX架构中，需要实现多块主板的精确同步和微秒级对时。
[0003]当前，时统终端模块常备应用于电网、军事、航空航天等领域，使用环境复杂有时GPS或北斗信号会不稳定，造成授时困难。

技术实现思路

[0004]本专利技术要解决的技术问题是如何能够在分布式存储集群中存在数据重构时，重构业务可以在不影响主机业务的前提下，更加有效的使用节点资源，使得数据重构能够尽快完成。有鉴于此，本专利技术提供一种分布式存储集群的数据重构的方法及系统。
[0005]本专利技术采用的技术方案是，一种多模源的高精度核心化VPX时统终端系统，包括：布置在时统底板上的时统核心板，PTP/NTP核心板，并且，所述PTP/NTP核心板与所述时统核心板连接；
[0006]所述时统核心板用于将输入信号进行解析，数字锁相以及时差测量处理后的时频信号输出；
[0007]所述PTP/NTP核心板将所述时统核心板的所述时频信号直接输出至VPX连接器，以实现PTP以及NTP的时间同步功能。
[0008]在一个实施方式中，所述系统还包括：
[0009]布置在所述时统底板上并与所述时统核心板连接的E1核心板，其中，所述E1核心板将所述时统核心板输出的所述时频信号，以一对同轴的E1信号输出至VPX连接器。
[0010]在一个实施方式中，所述系统还包括：
[0011]布置在所述时统底板上的IPMI管理板，其中，所述IPMI管理板采用ARM芯片设计。
[0012]在一个实施方式中，所述时统核心板采用XC7Z015
‑
2CLG484芯片设计。
[0013]在一个实施方式中，所述时统核心板包括A/D转换模块、数字鉴相器、卡尔曼滤波器、数控振荡器、DAC单元。
[0014]在一个实施方式中，所述时统核心板进一步配置为：利用预先配置的基于卡尔曼滤波的数字锁相处理方法，对所述时统核心板当前的输入信号进行处理。
[0015]在一个实施方式中，所述时统核心板数被进一步进行如下配置，以实现所述数字锁相处理方法：
[0016]所述A/D转换模块被配置为将标准参考时钟经整形处理后作为A/D转换模块的采
Protocol,精确时间协议/Network Time Protocol，网络时间协议)核心板及时统底板组成。PTP/NTP核心板、E1核心板和时统核心板均为独立模块。时统终端模块主要通过外参考1PPS、10MHz、B(DC)、以及北斗的1PPS+TOD进行锁相和守时，同时通过总线形式对系统提供高精度的时间和频率信号，并且对外进行NTP、PTP、E1、B(DC)授时。
[0044]时统终端模块用于完成时统基本功能，例如本地1PPS+TOD的产生、B码产生、晶振驯服等功能。PTP/NTP核心板主要实现NTP和PTP同步功能。E1核心板主要实现E1通信功能。
[0045]以上三个核心板均通过连接器与时统底板连接，时统底板集成IPMI(Intelligent Platform Management Interface，智能平台管理接口)管理、电源管理、PHY(Physical Layer,物理层)、RTC(Real_Time Clock，实时时钟)、PTP、高温晶振、温度传感器及状态指示灯等电路。
[0046]本实施例中，时统核心板可以用于实现B码解码、北斗信号的解析，数字锁相及TDC时差测量等功能，外参考源的处理，时间信号的输出以及板卡各个子模块的信号通信，并且对外输出1路SNMP(Simple Network Management Protocol，简单网络管理协议)网络接口。
[0047]E1核心板主要通过时统核心板产生的时间和频率信号输出一对同轴的E1信号，并由时统底板两个高阻二切一模拟开关输出至VPX(计算机总线标准)连接器。
[0048]PTP/NTP核心板主要通过时统核心板产生的时间和频率信号直接输出至VPX连接器1路千兆的网络授时接口，不需要任何处理。
[0049]时统底板上的恒温晶振恒温晶振可以用于板卡提供时钟信号，同时完成守时功能。
[0050]时统底板上的IPMI管理部分，使用ARM芯片进行设计，负责2组I2C通信，软硬件地址识别，系统复位功能实现，板卡温度和电源实时监控，对整板12V进行控制以及和时统核心板的通信功能。部分主要负责板卡的状态管理和并通过I2C总线汇报，同时接收系统复位和地址信号，对时统板卡实施复位功能。时统底板和各个子模块均通过板对板连接器连接，和母板通过VPX连接器连接，整个板卡采用3U的VPX设计，整板无软排线连接。
[0051]由于时统核心板作为VPX时统终端模块的核心部件，实现B码解码、GPS数据解算、时钟同步和掉电守时等功能，下面再详细对处理模块部分进行设计说明并主要对时钟同步和掉电守时部分进行详细介绍。
[0052]时统核心板采用XC7Z015
‑
2CLG484芯片设计，XC7Z015
‑
2CLG485芯片的速度等级为
‑
2(Mid)。核心板使用XILINX的ZYNQ7000 SOC芯片的解决方案，它采用ARM+FPGA SOC技术将双核ARM Cortex
‑
A9和FPGA可编程逻辑集成在一颗芯片上。另外核心板上含有2片共4GB高速DDR3芯片，ZYNQ和DDR3之间的读写数据时钟速率高达533MHz，这样的配置可以满足系统的高带宽数据处理需求。时统核心板与底板通过4个80芯表贴连接器连接，连接器型号为1000K
‑
F80E
‑
01L
‑
A，为底板提供了丰富的可扩展的外围接口，其中包含千兆以太网接口、高速收发器GTP(GPRS隧道协议，GPRSTunnelingProtocol)接口、SD卡(Secure Digital Memory Card/SD card，安全数码卡)接口、USB(Universal Serial Bus，通用串行总线)接口、PS及PL的扩展IO(in/out，输入输出接口)口。时统核心板和其余核心板之间信号均为LVTTL，可以直接连接，不需要隔离；PS端口的RGMII(Reduced Gigabit Media Independent Interface，减少千兆媒体独立接口)信号通过底板上的PHY芯片转换为4对千兆差分信号输出至VPX连接器；其余输入输出均进行电平转换或者隔离后直接连接至时统核心板的IO管
脚；输出2路Serdes信号本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多模源的高精度核心化VPX时统终端系统，其特征在于，包括：布置在时统底板上的时统核心板，PTP/NTP核心板，并且，所述PTP/NTP核心板与所述时统核心板连接；所述时统核心板用于将输入信号进行解析，数字锁相以及时差测量处理后的时频信号输出；所述PTP/NTP核心板将所述时统核心板的所述时频信号直接输出至VPX连接器，以实现PTP以及NTP的时间同步功能。2.根据权利要求1所述的多模源的高精度核心化VPX时统终端系统，其特征在于，所述系统还包括：布置在所述时统底板上并与所述时统核心板连接的E1核心板，其中，所述E1核心板将所述时统核心板输出的所述时频信号，以一对同轴的E1信号输出至VPX连接器。3.根据权利要求1所述的多模源的高精度核心化VPX时统终端系统，其特征在于，所述系统还包括：布置在所述时统底板上的IPMI管理板，其中，所述IPMI管理板采用ARM芯片设计。4.根据权利要求1所述的多模源的高精度核心化VPX时统终端系统，其特征在于，所述时统核心板采用XC7Z015
‑
2CLG484芯片设计。5.根据权利要求1所述的多模源的高精度核心化VPX时统...

【专利技术属性】
技术研发人员：刘晶，刘冬梅，王迪，马迪威，张玮，张瑞，詹光，
申请(专利权)人：中国电子科技集团公司第十五研究所，
类型：发明
国别省市：