光纤阵列、硅光集成封装芯片和封装方法技术

本发明专利技术公开了一种光纤阵列、硅光集成封装芯片和封装方法，属于硅光芯片技术领域。该光纤阵列包括上盖板、单模光纤尾纤和V

【技术实现步骤摘要】
光纤阵列、硅光集成封装芯片和封装方法


[0001]本专利技术涉及硅光芯片
，特别是涉及一种光纤阵列、硅光集成封装芯片和封装方法。

技术介绍

[0002]硅光芯片与单模光纤阵列(Fiber Array,FA)的光耦合是硅光器件封装的一个必要工艺。多通道的硅光集成芯片，在封装过程当中，需要与对应通道数的光纤阵列进行耦合固化。然而，现有技术中，硅光芯片在与单模光纤阵列进行耦合时，由于一些尚未发现的原因，导致耦合效率较低。

技术实现思路

[0003]有鉴于此，本专利技术提供了一种光纤阵列、硅光集成封装芯片和封装方法，应用该光纤阵列与硅光芯片进行耦合，能够有效提高耦合效率，从而更加适于实用。
[0004]为了达到上述第一个目的，本专利技术提供的光纤阵列的技术方案如下：
[0005]本专利技术提供的光纤阵列包括上盖板、单模光纤尾纤和V
‑
槽衬底，
[0006]所述上盖板为外形呈长方体的第一实体，
[0007]所述V
‑
槽衬底为纵剖面呈直角梯形的第二实体，所述第二实体的第一斜面与竖直平面间具有二面角α，其中，1
°
≤α≤10
°
；
[0008]所述上盖板的底面与所述V
‑
槽衬底的上平面之间具有水平间隙，
[0009]所述单模光纤尾纤沿水平方向布设于所述水平间隙中，使得所述单模光纤尾纤的出光面与所述第一斜面处于同一平面；
[0010]所述上盖板在与所述第一斜面相对应的面形成一回缩的第一竖直平面，令过所述第一斜面最底部交线的竖直平面为第二竖直平面，则所述第一竖直平面、第二竖直平面之间的距离＞50μm。
[0011]本专利技术提供的光纤阵列还可采用以下技术措施进一步实现。
[0012]作为优选，所述上盖板的厚度取值范围为200μm
‑
1000μm。
[0013]作为优选，所述V
‑
槽衬底的厚度为500μm
‑
2000μm。
[0014]作为优选，所述单模光纤尾纤的数量与待封装的硅光芯片的对应通道数量相同。
[0015]为了达到上述第二个目的，本专利技术提供的硅光集成封装芯片的技术方案如下：
[0016]本专利技术提供的硅光集成封装芯片包括硅光芯片、匹配固化胶和本专利技术提供的光纤阵列，
[0017]所述硅光芯片的顶部具有耦合通道，所述耦合通道的端面呈第二斜面；
[0018]所述V
‑
槽衬底处于上方，而所述上盖板处于下方；
[0019]所述第一竖直平面的位置与所述硅光芯片的衬底的位置相对应，所述第一斜面的位置与所述第二斜面的位置相对应，使得所述硅光芯片与所述光纤阵列之间处于耦合位，所述匹配固化胶设置于所述硅光芯片与所述光纤阵列之间的耦合间隙内。
[0020]本专利技术提供的硅光集成封装芯片还可采用以下技术措施进一步实现。
[0021]作为优选，
[0022]所述第二斜面为在晶圆深刻蚀工艺过程中形成所致；
[0023]所述第一斜面与竖直平面间具有的二面角α的角度根据所述第二斜面的倾斜角度能够调整，使得所述第一斜面与第二斜面平行。
[0024]作为优选，所述第一竖直平面、第二竖直平面之间的距离根据所述硅光芯片的衬底形状、第一斜面、第二斜面之间的距离能够调整，使得所述第一斜面与第二斜面之间无缝隙耦合。
[0025]为了达到上述第三个目的，本专利技术提供的硅光集成封装芯片的封装方法的技术方案如下：
[0026]本专利技术提供的硅光集成封装芯片的封装方法包括以下步骤：
[0027]取本专利技术提供的光纤阵列，使得所述光纤阵列的单模光纤尾纤的数量与待封装的硅光芯片的对应通道数量相同；
[0028]倒置所述光纤阵列，使得所述V
‑
槽衬底处于上方，而所述上盖板处于下方；
[0029]将所述光纤阵列与所述硅光芯片分别置于耦合位，使得所述第一竖直平面的位置与所述硅光芯片的衬底的位置相对应，所述第一斜面的位置与所述第二斜面的位置相对应；
[0030]向所述光纤阵列与所述硅光芯片之间的耦合间隙内点加匹配固化胶，静待，使得所述光纤阵列与所述硅光芯片耦合固化，得到所述硅光集成封装芯片。
[0031]本专利技术提供的硅光集成封装芯片的封装方法还可采用以下技术措施进一步实现。
[0032]作为优选，
[0033]所述第二斜面为在晶圆深刻蚀工艺过程中形成所致；
[0034]所述取光纤阵列，使得所述光纤阵列的单模光纤尾纤的数量与待封装的硅光芯片的对应通道数量相同的步骤过程中，还包括以下步骤：
[0035]针对所述第一斜面进行角度抛光，使得所述第一斜面与第二斜面平行。
[0036]作为优选，所述取光纤阵列，使得所述光纤阵列的单模光纤尾纤的数量与待封装的硅光芯片的对应通道数量相同的步骤过程中，还包括以下步骤：
[0037]根据所述硅光芯片的衬底形状，缩短所述上盖板，调整所述第一竖直平面、第二竖直平面之间的距离，使得所述第一斜面与第二斜面之间无缝隙耦合。
[0038]本专利技术提供的光纤阵列缩短上盖板4形成一缩回的第一竖直平面，在这种情况下，当硅光芯片8与光纤阵列耦合时，可以借助该缩回的第一竖直平面与硅光芯片的晶圆在深刻蚀工艺过程中形成的凸台3相适配，从而缩小光纤阵列的单模光纤尾纤6的出光面与硅光芯片8顶部具有的耦合通道之间的距离；并且，本专利技术提供的光纤阵列还将光纤阵列的单模光纤尾纤6的出光面调整为一斜面，在本专利技术提供的光纤阵列与硅光芯片耦合时，单模光纤尾纤6的出光面处的斜面与硅光芯片8晶圆深刻蚀过程中于顶部形成所致的斜面相匹配，从而增加光纤阵列的单模光纤尾纤6与硅光芯片8的耦合接触面积。经过实验证实，与现有技术相比，本专利技术提供的光纤阵列在与硅光芯片8耦合后，耦合损失大幅降低。因此，采用本专利技术提供的硅光集成封装芯片的封装方法耦合封装所得的硅光集成封装芯片能够显著提高耦合效率。
附图说明
[0039]通过阅读下文优选实施方式的详细描述，各种其他的优点和益处对于本领域普通技术人员将变得清楚明了。附图仅用于示出优选实施方式的目的，而并不认为是对本专利技术的限制。而且在整个附图中，用相同的参考符号表示相同的部件。在附图中：
[0040]附图1为本专利技术实施例提供的硅光集成封装芯片在硅光晶圆加工流程中涉及的硅光晶圆与深刻蚀之间的结构关系示意图；
[0041]附图2为本专利技术实施例提供的硅光集成封装芯片在硅光晶圆加工流程中涉及的硅光晶圆裂片过程的结构示意图；
[0042]附图3为本专利技术实施例提供的硅光集成封装芯片在硅光晶圆加工流程中涉及的硅光晶圆分粒后的结构示意图；
[0043]附图4为带有凸台的硅光晶圆与光纤阵列耦合后的典型剖面结构示意图；
[0044]附图5为硅光晶圆在深刻蚀工艺过程中形成的斜面角度与现有技术中的光纤阵列耦合后的典型剖面结构示意图；...

【技术保护点】

【技术特征摘要】
1.一种光纤阵列，其特征在于，包括上盖板、单模光纤尾纤和V
‑
槽衬底，所述上盖板为外形呈长方体的第一实体，所述V
‑
槽衬底为纵剖面呈直角梯形的第二实体，所述第二实体的第一斜面与竖直平面间具有二面角α，其中，1
°
≤α≤10
°
；所述上盖板的底面与所述V
‑
槽衬底的上平面之间具有水平间隙，所述单模光纤尾纤沿水平方向布设于所述水平间隙中，使得所述单模光纤尾纤的出光面与所述第一斜面处于同一平面；所述上盖板在与所述第一斜面相对应的面形成一回缩的第一竖直平面，令过所述第一斜面最底部交线的竖直平面为第二竖直平面，则所述第一竖直平面、第二竖直平面之间的距离＞50μm。2.根据权利要求1所述的光纤阵列，其特征在于，所述上盖板的厚度取值范围为200μm
‑
1000μm。3.根据权利要求1所述的光纤阵列，其特征在于，所述V
‑
槽衬底的厚度为500μm
‑
2000μm。4.根据权利要求1所述的光纤阵列，其特征在于，所述单模光纤尾纤的数量与待封装的硅光芯片的对应通道数量相同。5.一种硅光集成封装芯片，其特征在于，包括硅光芯片、匹配固化胶和权利要求1
‑
4中任一所述的光纤阵列，所述硅光芯片的顶部具有耦合通道，所述耦合通道的端面呈第二斜面；所述V
‑
槽衬底处于上方，而所述上盖板处于下方；所述第一竖直平面的位置与所述硅光芯片的衬底的位置相对应，所述第一斜面的位置与所述第二斜面的位置相对应，使得所述硅光芯片与所述光纤阵列之间处于耦合位，所述匹配固化胶设置于所述硅光芯片与所述光纤阵列之间的耦合间隙内。6.根据权利要求5所述的硅光集成封装芯片，其特征在于，所述第二斜面为在晶圆深刻蚀工艺过程中形成所致；所述第一斜面与竖直平面间...

【专利技术属性】
技术研发人员：李志伟，袁晓君，
申请(专利权)人：北京弘光向尚科技有限公司，
类型：发明
国别省市：