多电压产生装置、多电压校准系统和芯片设备制造方法及图纸

本发明专利技术公开了一种多电压产生装置、多电压校准系统和芯片设备，多电压产生装置用于产生M个预期档位的电压，对应每个预期档位设有多个分压档位，分压档位的间隔小于预期档位的间隔，多电压产生装置包括：电压输出选择电路和多电压产生电路；多电压产生电路，包括N个分压电阻，N个分压电阻串联在预设电源和地之间，分压电阻的串联连接点与电压输出选择电路连接；其中，每个与电压输出选择电路连接的串联连接点用于产生一个分压档位的电压。本发明专利技术实施例的多电压产生装置，通过为每个预期档位设置多个分压档位，能够应对不同环境下的电压使用要求，降低了制造成本，采用多分压档位以匹配精度适中的电阻串，减小了设计难度和周期。减小了设计难度和周期。减小了设计难度和周期。

【技术实现步骤摘要】
多电压产生装置、多电压校准系统和芯片设备


[0001]本专利技术涉及集成电路
，特别涉及一种多电压产生装置、一种多电压校准系统和一种芯片设备。

技术介绍

[0002]电压产生装置在许多电子领域都有着重要的应用。例如在汽车芯片测试中，需要片上能够产生一定精度的多个电压。在芯片制造中，工艺偏差导致的电阻值偏差能达到20%，但是电阻串的比例精度可以更高（同一芯片上电阻往同方向偏），因此一般采取电阻串分压的方式，通过比例产生分压。如图1所示，左、中、右分别是预期电压输出档位、电阻分压档位设计以及实际分压与电压输出选择电路。可见当要求输出精度为+/
‑
20mV的1.15V，1.10V，1.05V，1.0V四个档位的电压时，其对应的电阻分压档位设计需要按照其对应档位以及同样精度（+/
‑
20mV）进行设计。因此，相关技术中存在以下问题：1、芯片测试中的项目繁多，为了满足不同模块（如测试数字逻辑和测试Flash模块）、不同模式（如Burn
‑
in和HTOL），需要产生很多个不同的测试电压，以应对不同环境（如温度）下的测试要求，这将导致分压设计难度和成本的提升。2、不同环境（如温度）下的测试要求不同，导致分压电阻串设计难度大，需要在各个工艺角仿真确保比例精度偏移在允许范围内，占用设计时间长。3、匹配某绝对精度的分压比，需要使用较大的电阻，电阻占用面积大，增大芯片的面积和制造成本。4、分压值需要在设计之前就定义好，而且为了减小设计难度和节约成本，一般只保留了必要的档位。/>
技术实现思路

[0003]本专利技术旨在至少在一定程度上解决相关技术中的技术问题之一。为此，本专利技术的目的在于提出一种多电压产生装置、多电压校准系统和芯片设备，以减小设计难度和降低制造成本。
[0004]为达到上述目的，本专利技术第一方面实施例提出了一种多电压产生装置，用于产生M个预期档位的电压，对应每个预期档位设有多个分压档位，所述分压档位的间隔小于所述预期档位的间隔，所述装置包括：电压输出选择电路和多电压产生电路；所述多电压产生电路，包括N个分压电阻，N个所述分压电阻串联在预设电源和地之间，所述分压电阻的串联连接点与所述电压输出选择电路连接；其中，N
‑
1大于M，M、N均为大于1的正整数，每个与所述电压输出选择电路连接的串联连接点用于产生一个所述分压档位的电压。
[0005]另外，本专利技术实施例的多电压产生装置还可以具有如下附加技术特征：根据本专利技术的一个实施例，所述装置还包括：控制电路；所述控制电路与所述电压输出选择电路连接，用于在接收到输出电压请求后，确定目标分压档位，并控制所述电压输出选择电路选择输出所述目标分压档位的电压。
[0006]根据本专利技术的一个实施例，所述装置还包括：缓冲器，所述缓冲器与所述电压输出选择电路连接，用于对所述电压输出选择电路输出的电压进行缓冲处理。
[0007]根据本专利技术的一个实施例，相邻两所述分压档位的电压差小于或等于所述预期档位的电压精度的一半，所述预期档位的电压范围落在该预期档位对应的多个分压档位的电压范围内。
[0008]为达到上述目的，本专利技术第二方面实施例提出了一种多电压校准系统，所述系统包括：上述的多电压产生装置和校准装置；所述校准装置与所述多电压产生装置连接，用于对所述多电压产生装置的输出电压进行校准，以确定与所述预期档位对应的电压档位。
[0009]另外，本专利技术实施例的多电压校准系统还可以具有如下附加技术特征：根据本专利技术的一个实施例，所述校准装置包括：电压比较器；所述电压比较器与所述电压输出选择电路连接；其中，所述电压输出选择电路依次从小到大或从大到小的输出所述预期档位对应的各个所述分压档位的电压，在所述电压比较器的输出发生跳变时，将引起所述电压比较器跳变的电压或该电压的上一个电压，作为所述预期档位的校准电压。
[0010]根据本专利技术的一个实施例，所述校准装置包括：外部模数转换器，所述外部模数转换器与所述电压输出选择电路连接，用于将所述电压输出选择电路的输出电压从模拟量转换为数字量，记为第一数字量；其中，所述电压输出选择电路依次从小到大或从大到小的输出所述预期档位对应的各个所述分压档位的电压，将在预定误差范围内的第一数字量的输出电压作为所述预期档位的校准电压。
[0011]根据本专利技术的一个实施例，所述校准装置还包括：内部模数转换器，所述内部模数转换器与所述电压输出选择电路连接，用于将所述电压输出选择电路的输出电压从模拟量转换为数字量，记为第二数字量；其中，在利用所述外部模数转换器校准完成后，在所述预期档位的电压与对应的第二数字量超过所述预定误差范围时，所述电压输出选择电路根据偏差方向输出下一个分压档位的电压，直至第二数字量的输出电压在所述预定误差范围内，将该输出电压作为所述预期档位的最终校准电压。
[0012]根据本专利技术的一个实施例，所述系统还包括：存储器，所述存储器与所述校准装置连接，用于存储所述预期档位的校准电压对应的分压档位。
[0013]为达到上述目的，本专利技术第三方面实施例提出了一种芯片设备，包括：上述的多电压校准系统。
[0014]本专利技术实施例的多电压产生装置、多电压校准系统和芯片设备，通过为每个预期档位设置多个分压档位，能够应对不同环境下的电压使用要求，降低了制造成本，采用多分压档位以匹配精度适中的电阻串，减小了设计难度和周期，控制了芯片面积的增长。
附图说明
[0015]图1是相关技术中多电压产生装置的结构示意图；图2是本专利技术第一个实施例的多电压产生装置的结构示意图；图3是本专利技术第二个实施例的多电压产生装置的结构示意图；图4是本专利技术第三个实施例的多电压产生装置的结构示意图；图5是本专利技术第四个实施例的多电压产生装置的结构示意图；图6是本专利技术一实施例的多电压校准系统的结构示意图；图7是本专利技术一实施例的芯片设备的结构示意图。
具体实施方式
[0016]下面详细描述本专利技术的实施例，所述实施例的示例在附图中示出，其中自始至终相同或类似的标号表示相同或类似的元件或具有相同或类似功能的元件。下面通过参考附图描述的实施例是示例性的，旨在用于解释本专利技术，而不能理解为对本专利技术的限制。
[0017]下面参考附图描述本专利技术实施例的多电压产生装置、多电压校准系统和芯片设备。
[0018]图2是本专利技术一实施例的多电压产生装置的结构示意图。
[0019]多电压产生装置100用于产生M个预期档位的电压，对应每个预期档位设有多个分压档位，分压档位的间隔小于预期档位的间隔，如图2所示，多电压产生装置100包括：电压输出选择电路101和多电压产生电路102；多电压产生电路102，包括N个分压电阻1021，N个分压电阻1021串联在预设电源20和地之间，分压电阻1021的串联连接点与电压输出选择电路101连接；其中，N
‑
1大于M，M、N均为大于1的正整数，每个与电压输出选择电路101连接的串联连接点用于产生一个分压档位的电压。
[0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种多电压产生装置，其特征在于，用于产生M个预期档位的电压，对应每个预期档位设有多个分压档位，所述分压档位的间隔小于所述预期档位的间隔，所述装置包括：电压输出选择电路；多电压产生电路，包括N个分压电阻，N个所述分压电阻串联在预设电源和地之间，所述分压电阻的串联连接点与所述电压输出选择电路连接；其中，N
‑
1大于M，M、N均为大于1的正整数，每个与所述电压输出选择电路连接的串联连接点用于产生一个所述分压档位的电压。2.根据权利要求1所述的多电压产生装置，其特征在于，所述装置还包括：控制电路，与所述电压输出选择电路连接，用于在接收到输出电压请求后，确定目标分压档位，并控制所述电压输出选择电路选择输出所述目标分压档位的电压。3.根据权利要求1所述的多电压产生装置，其特征在于，所述装置还包括：缓冲器，与所述电压输出选择电路连接，用于对所述电压输出选择电路输出的电压进行缓冲处理。4.根据权利要求1所述的多电压产生装置，其特征在于，相邻两所述分压档位的电压差小于或等于所述预期档位的电压精度的一半，所述预期档位的电压范围落在该预期档位对应的多个分压档位的电压范围内。5.一种多电压校准系统，其特征在于，所述系统包括：如权利要求1
‑
4中任一项所述的多电压产生装置；校准装置，与所述多电压产生装置连接，用于对所述多电压产生装置的输出电压进行校准，以确定与所述预期档位对应的电压档位。6.根据权利要求5所述的多电压校准系统，其特征在于，所述校准装置包括：电压比较器...

【专利技术属性】
技术研发人员：王霆，陈洪波，石刚，
申请(专利权)人：苏州萨沙迈半导体有限公司上海萨沙迈半导体有限公司天津智芯半导体科技有限公司，
类型：发明
国别省市：