分数阶解耦双质量MEMS陀螺仪的FPGA电路制造技术

本发明专利技术涉及一种分数阶解耦双质量MEMS陀螺仪的FPGA电路，属于MEMS陀螺仪领域，包括System Generator、初始条件模块、信号输出模块、第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块；初始条件模块由1个Counter模块、2个Constant模块和1个Relational模块构成，用于表征系统的初始条件；信号输出模块由8个Gateway Out模块组成，所述第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块分别连接4个Gateway Out模块；所述第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块连接。陀螺仪模块和第二分数阶MEMS陀螺仪模块连接。陀螺仪模块和第二分数阶MEMS陀螺仪模块连接。

【技术实现步骤摘要】
分数阶解耦双质量MEMS陀螺仪的FPGA电路


[0001]本专利技术属于MEMS陀螺仪领域，涉及一种分数阶解耦双质量MEMS陀螺仪的FPGA电路。

技术介绍

[0002]MEMS微陀螺仪主要用于测量各种应用中的角速度，如惯性导航、智能车辆、消费电子产品、无人轨道卫星等，因为其具有体积小、能耗低、与IC电路集成度高等诸多优点。传统的单微机电微陀螺对任何线性加速度都非常敏感，沿着传感方向，线性加速度可能会导致常见的模型误差和电路饱和故障。
[0003]为了方便MEMS陀螺仪在各种情况下的测试，在完成模具生产之前，构建等效模拟电路是满足硬件水平要求的有效方案。Mohammadi等人为MEMS陀螺仪的驱动模块设计了一个模拟电路，该电路准确地呈现了其真实行为。Sabarathinam和Thamilmaran构造了一个模拟电子电路来研究广义Duffing型MEMS谐振器的非线性动力学。Luo等人设计了一个物理模拟电路来模拟微谐振器的动态特性。然而，这些工作忽略了电介质的分数阶特性，单个MEMS陀螺仪无法在特定条件下进一步增加带宽和动态放大系数。鉴于此，Luo等人进一步研究了分数阶MEMS陀螺仪的动态特性、电路实现和加速自适应反步控制问题，并讨论了单向耦合分数阶自持机电地震仪系统的神经自适应最优固定时间同步问题和电路实现。然而，模拟电路容易受到温度、湿度、电压和系统参数微小变化的影响。相比之下，FPGA芯片最适合用离散方法实现混沌工程系统。

技术实现思路

[0004]有鉴于此，本专利技术的目的在于提供一种分数阶解耦双质量MEMS陀螺仪的FPGA电路。
[0005]为达到上述目的，本专利技术提供如下技术方案：
[0006]一种分数阶解耦双质量MEMS陀螺仪的FPGA电路，包括System Generator、初始条件模块、信号输出模块、第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块；
[0007]初始条件模块由1个Counter模块、2个Constant模块和1个Relational模块构成，用于表征系统的初始条件，所述Counter模块与其中1个Constant模块连接Relational模块，所述Relational模块连接第一分数阶MEMS陀螺仪模块，另一个Constant模块直接连接第一分数阶MEMS陀螺仪模块；
[0008]所述信号输出模块由8个Gateway Out模块组成，所述第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块分别连接4个Gateway Out模块；
[0009]所述第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块连接；
[0010]所述第一分数阶MEMS陀螺仪模块由特定连接的Subsystem、Subsystem1、Subsystem2、Subsystem3、Subsystem4、Subsystem5、Subsystem6、Subsystem7、Subsystem8、Subsystem9、Subsystem10、Subsystem11模块组成；
[0011]所述第二分数阶MEMS陀螺仪模块由特定连接的Subsystem12、Subsystem18、Subsystem16、Subsystem19、Subsystem17、Subsystem20、Subsystem15、Subsystem23、Subsystem13、Subsystem21、Subsystem14和Subsystem22模块组成；
[0012]其中所述Subsystem、Subsystem1、Subsystem2、Subsystem3、Subsystem5、Subsystem7、Subsystem8、Subsystem10、Subsystem12、Subsystem13、Subsystem15、Subsystem16、Subsystem18、Subsystem19、Subsystem21和Subsystem23模块的结构相同，参数不同；所述Subsystem4、Subsystem9、Subsystem17和Subsystem20模块的结构相同，参数不同；所述Subsystem11和Subsystem14模块的结构相同，参数不同；所述Subsystem6和Subsystem22模块的结构相同，参数不同。
[0013]进一步，所述Subsystem模块由3个输入信号、1个输出信号、1个CMult模块、1个Mux模块、1个AddSub模块和1个Register模块组成；其中CMult模块和Mux模块分别连接AddSub模块，所述AddSub模块连接Register模块，1个输入信号连接CMult模块，2个输入信号连接Mux模块，所述Register模块连接输出信号。
[0014]进一步，所述Subsystem4模块由7个输入信号、1个输出信号、7个CMult模块、6个AddSub模块、1个Mux模块和1个Register模块组成；其中CMult1和CMult2分别连接AddSub1，AddSub1与CMult3分别连接AddSub2；CMult4和CMult5分别连接AddSub4，再依次连接AddSub5和CMult6；AddSub2与CMult6分别连接AddSub3，再连接CMult；CMult与Mux分别连接AddSub，最后连接Register模块并输出信号；Mux还与CMult3连接；CMult1、CMult2、CMult4、CMult5、AddSub5分别有一个输入信号；Mux有两个输入信号。
[0015]进一步，所述Subsystem11模块由16个输入信号、1个输出信号、20个CMult模块、18个AddSub模块、1个Mux模块和1个Register模块组成；其中包括5个并联的子模块，所述子模块由2个CMult分别连接1个AddSub模块，再与1个输入信号共同连接1个AddSub模块，再依次连接CMult组成；5个子模块通过4个AddSub模块并联，再连接至CMult3；CMult1与CMult2分别连接AddSub1；AddSub1与CMult7分别连接AddSub2；AddSub2与CMult3分别连接AddSub 3，再连接CMult；CMult与Mux分别连接AddSub，最后连接Register模块输出信号。
[0016]进一步，所述Subsystem6模块13个输入信号、1个输出信号、17个CMult模块、15个AddSub模块、1个Mux模块和1个Register模块组成；其中包括4个并联的子模块，所述子模块由2个CMult分别连接1个AddSub模块，再与1个输入信号共同连接1个AddSub模块，再依次连接CMult组成；4个子模块通过3个AddSub模块并联，再连接至CMult3；CMult1与CMult2分别连接AddSub1；AddSub1与CMult7分别连接AddSub2；AddSub2与CMult3分别连接AddSub 3，再连接CMult；CMult与Mux分别连接AddSub，最后连接Reg本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种分数阶解耦双质量MEMS陀螺仪的FPGA电路，其特征在于：包括System Generator、初始条件模块、信号输出模块、第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块；初始条件模块由1个Counter模块、2个Constant模块和1个Relational模块构成，用于表征系统的初始条件，所述Counter模块与其中1个Constant模块连接Relational模块，所述Relational模块连接第一分数阶MEMS陀螺仪模块，另一个Constant模块直接连接第一分数阶MEMS陀螺仪模块；所述信号输出模块由8个Gateway Out模块组成，所述第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块分别连接4个Gateway Out模块；所述第一分数阶MEMS陀螺仪模块和第二分数阶MEMS陀螺仪模块连接；所述第一分数阶MEMS陀螺仪模块由特定连接的Subsystem、Subsystem1、Subsystem2、Subsystem3、Subsystem4、Subsystem5、Subsystem6、Subsystem7、Subsystem8、Subsystem9、Subsystem10、Subsystem11模块组成；所述第二分数阶MEMS陀螺仪模块由特定连接的Subsystem12、Subsystem18、Subsystem16、Subsystem19、Subsystem17、Subsystem20、Subsystem15、Subsystem23、Subsystem13、Subsystem21、Subsystem14和Subsystem22模块组成；其中所述Subsystem、Subsystem1、Subsystem2、Subsystem3、Subsystem5、Subsystem7、Subsystem8、Subsystem10、Subsystem12、Subsystem13、Subsystem15、Subsystem16、Subsystem18、Subsystem19、Subsystem21和Subsystem23模块的结构相同，参数不同；所述Subsystem4、Subsystem9、Subsystem17和Subsystem20模块的结构相同，参数不同；所述Subsystem11和Subsystem14模块的结构相同，参数不同；所述Subsystem6和Subsystem22模块的结构相同，参数不同。2.根据权利要求1所述的分数阶解耦双质量MEMS陀螺仪的FPGA电路，其特征在于：所述Subsystem模块由3个输入信号、1个输出信号、1个CMult模块、1个Mux模块、1个AddSub模块和1个Register模块组成；其中CMult模块和Mux模块分别连接AddSub模块，所述AddSub模块连接Register模块，1个输入信号连接CMult模块，2个输入信号连接Mux模块，所述Register模块连接输出信号。3.根据权利要求2所述的分数阶解耦双质量MEMS陀螺仪的FPGA电路，其特征在于：所述Subsystem4模块由7个输入信号、1个输出信号、7个CMult模块、6个AddSub模块、1个Mux模块和1个Register模块组成；其中CMult1和CMult2分别连接AddSub1，AddSub1与CMult3分别连接AddSub2；CMult4和CMult5分别连接AddSub4，再依次连接AddSub5和CMult6；AddSub2与CMult6分别连接AddSub3，再连接CMult；CMult与Mux分别连接AddSub，最后连接Register模块并输出信号；Mux还与CMult3连接；CMult1、CMult2、CMult4、CMult5、AddSub5分别有一个输入信号；Mux有两个输入信号。4.根据权利要求2所述的分数阶解耦双质量MEMS陀螺仪的FPGA电路，其特征在于：所述Subsystem11模块由16个输入信号、1个输出信号、20个CMult模块、18个AddSub模块、1个Mux模块和1个Register模块组成；其中包括5个并联的子模块，所述子模块由2个CMult分别连接1个AddSub模块，再与1个输入信号共同连接1个AddSub模块，再依次连接CMult组成；5个子模块通过4个AddSub模块并联，再连接至CMult3；CMult1与CMult2分别连接AddSub1；
AddSub1与CMult7分别连接AddSub2；AddSub2与CMult3分别连接AddSub 3，再连接CMult；CMult与Mux分别连接AddSub，最后连接Register模块输出信号。5.根据权利要求2所述的分数阶解耦双质量MEMS陀螺仪的FPGA电路，其特征在于：所述Subsystem6模块13个输入信号、1个输出信号、17个CMult模块、15个AddSub模块、1个Mux模块和1个Register模块组成；其中包括4个并联的子模块，所述子模块由2个CMult分别连接1个AddSub模块，再与1个输入信号共同连接1个AddSub模块，再依次连接CMult组成；4个子模块通过3个AddSub模块并联，再连接至CMult3；CMult1与CMult2分别连接AddSub1；AddSub1与CMult7分别连接AddSub2；AddSub2与CMult3分别连接AddSub 3，再连接CMult；CMult与Mux分别连接AddSub，最后连接...

【专利技术属性】
技术研发人员：罗绍华，王维鹏，贺少波，张亚，H，
申请(专利权)人：贵州大学，
类型：发明
国别省市：